1、第五章：MCS-51系統(tǒng)擴(kuò)展技術(shù),計(jì)算機(jī)與通信工程學(xué)院 李耀明,計(jì)算機(jī)與通信工程學(xué)院,概述,MCS-51系列單片微型計(jì)算機(jī)的特點(diǎn)之一是系統(tǒng)結(jié)構(gòu)緊湊、硬件設(shè)計(jì)簡(jiǎn)單靈活： 對(duì)于簡(jiǎn)單的應(yīng)用場(chǎng)合，MCS-51的最小系統(tǒng)（一片8051或一片8751或一片8031外接一片EPROM）就能滿足功能上要求； 對(duì)于復(fù)雜的應(yīng)用場(chǎng)合，能提供很強(qiáng)的擴(kuò)展功能，可以直接外接標(biāo)準(zhǔn)的存儲(chǔ)器電路和I/O接口電路，以構(gòu)成功能很強(qiáng)，規(guī)模較大的系統(tǒng)。 所謂系統(tǒng)擴(kuò)展一般說(shuō)來(lái)有如下兩項(xiàng)主要任務(wù)： 一是存儲(chǔ)器擴(kuò)展：擴(kuò)大單片機(jī)的容量。 二是單片機(jī)接口設(shè)計(jì)：把系統(tǒng)所需的外設(shè)與單片機(jī)連起來(lái)，使單片機(jī)系統(tǒng)能與外界進(jìn)行信息交換。,計(jì)算機(jī)與通信工程學(xué)

2、院,5.1程序存儲(chǔ)器的擴(kuò)展設(shè)計(jì),MCS-51應(yīng)用系統(tǒng)是特定功能的專(zhuān)用計(jì)算機(jī)系統(tǒng)。 MCS-51的程序存儲(chǔ)器通常由ROM或EPROM或E2PROM電路構(gòu)成。 掉電以后，內(nèi)部的程序信息不會(huì)丟失，因而提高了系統(tǒng)的可靠性。 系統(tǒng)總線擴(kuò)展 1、與擴(kuò)展有關(guān)的信號(hào)： 地址信號(hào)：P0口輸出低8位地址線 P2口輸出高8位地址線 數(shù)據(jù)信號(hào)：P0口輸出8位數(shù)據(jù)線 控制信號(hào)：ALE、PSEN、RD、WR、EA信號(hào)為擴(kuò)展時(shí)的控制信號(hào) 2、連接 PSEN接程序存儲(chǔ)器的數(shù)據(jù)輸出選通線 RD、WR分別接數(shù)據(jù)存儲(chǔ)器的讀、寫(xiě)選通端 EA確定如何對(duì)外部程序存儲(chǔ)器訪問(wèn) P0、P2確定外部的地址線及數(shù)據(jù)線 P0口一定要通過(guò)鎖存器（74

3、LS373），在ALE信號(hào)的控制下，將地址線及數(shù)據(jù)線分離,計(jì)算機(jī)與通信工程學(xué)院,5.1.1 訪問(wèn)外部程序存儲(chǔ)器時(shí)序,在CPU訪問(wèn)外部程序存儲(chǔ)器時(shí)，P2口輸出地址高8位（PCH），P0口分時(shí)輸出地址低8位（PCL）和送指令字節(jié) 控制信號(hào)ALE上升為高電平后，P0口輸出地址低8位（PCL），P2口輸出地址高8位（PCH） 由ALE的下降沿將P0口輸出的低8位地址鎖存到外部地址鎖存器中。接著P0口由輸出方式變?yōu)檩斎敕绞郊锤】諣顟B(tài)，等待從程序存儲(chǔ)器讀出指令，而P2口輸出的高8位地址信息不變 緊接著程序存儲(chǔ)器選通信號(hào)變?yōu)榈碗娖接行В蒔2口和地址鎖存器輸出的地址對(duì)應(yīng)單元指令字節(jié)傳送到P0口上供CPU讀取

4、。 MCS-51的CPU在訪問(wèn)外部程序存儲(chǔ)器的機(jī)器周期內(nèi)，控制線ALE上出現(xiàn)兩個(gè)正脈沖，程序存儲(chǔ)器選通線上出現(xiàn)兩個(gè)負(fù)脈沖，說(shuō)明在一個(gè)機(jī)器周期內(nèi)CPU訪問(wèn)兩次外部程序存儲(chǔ)器。 對(duì)于時(shí)鐘選為12MHz的系統(tǒng)，的寬度為230ns，在選EPROM芯片時(shí)，除了考慮容量之外，還必須使EPROM的讀取時(shí)間與主機(jī)的時(shí)鐘匹配。 外部程序存儲(chǔ)器可選用EPROM或E2PROM。,計(jì)算機(jī)與通信工程學(xué)院,5.1.2 EPROM接口設(shè)計(jì),紫外線擦除電可編程只讀存儲(chǔ)器EPROM可作為MCS-51系列芯片的外部程序存儲(chǔ)器，其典型的產(chǎn)品有： 2716（2K8），2732（4K8），2764（8K8），27128（16K8）和2

5、7256（32K8）等。 這些芯片有一個(gè)玻璃窗口，在紫外光下照射5-20分鐘左右，存儲(chǔ)器中的各位信息均變?yōu)?， 通過(guò)相應(yīng)的編程器將工作程序固化到這些芯片中。2716、2732現(xiàn)在停產(chǎn)了 2764特點(diǎn)： 8K8位的紫外線擦除電可編程只讀存儲(chǔ)器 單一+5V供電 工作電流為100mA 維持電流為50mA 讀出時(shí)間最大為250ns。 2764封裝 28線雙列直插式 A0 A12：地址線 D0D7：數(shù)據(jù)輸出線 CE：片選線 OE：數(shù)據(jù)輸出選通線 PGM ：編程脈沖輸入 Vpp：編程電源,計(jì)算機(jī)與通信工程學(xué)院,2764工作方式,2764工作方式選擇,計(jì)算機(jī)與通信工程學(xué)院,硬件連接,2764與8031的硬件

6、連接圖,計(jì)算機(jī)與通信工程學(xué)院,5.1.3 E2PROM接口設(shè)計(jì),電擦除可編程只讀存儲(chǔ)器E2PROM主要特點(diǎn)： 能在計(jì)算機(jī)系統(tǒng)中進(jìn)行在線修改，并能在斷電的情況下保持修改的結(jié)果。 E2PROM在微電子應(yīng)用的各個(gè)領(lǐng)域中得到廣泛應(yīng)用 Intel2864A特點(diǎn)： 8K8位的電可擦除可編程只讀存儲(chǔ)器 單一+5V供電 最大工作電流為140mA，維持電流60mA。 設(shè)有編程所需的高壓脈沖產(chǎn)生電路，無(wú)需外加編程電源和寫(xiě)入脈沖即可工作。 采用典型的28腳結(jié)構(gòu)，RAM6264管腳完全兼容。 內(nèi)部地址鎖存，有16字節(jié)的數(shù)據(jù)“頁(yè)緩沖器” 允許對(duì)頁(yè)快速寫(xiě)入，在片上保護(hù)和鎖存數(shù)據(jù)信息。 提供軟件查詢的標(biāo)志信號(hào)， 以判定數(shù)據(jù)

7、是否完成對(duì)E2PROM的寫(xiě)入 A0A12：地址線 I/O0I/O7：數(shù)據(jù)線 CE：片選線 OE：輸出使能端 WE：寫(xiě)使能端,計(jì)算機(jī)與通信工程學(xué)院,2864A的工作方式,2864A工作方式選擇,計(jì)算機(jī)與通信工程學(xué)院,2864A讀出方式,2864A的讀出類(lèi)似于EPROM和靜態(tài)RAM的讀出操作。 2864A采用兩線控制方式，為了能從數(shù)據(jù)總線上獲得2864A的數(shù)據(jù)輸出，必須同時(shí)滿足CE為低電平和OE為低電平。 當(dāng)2864A在系統(tǒng)中占用的地址空間被確定后，在系統(tǒng)硬件結(jié)構(gòu)上應(yīng)確保地址譯碼線CE為低電平，當(dāng)芯片被選中后，由輸出使能端OE來(lái)控制。 一般OE端與系統(tǒng)中處理機(jī)給出的RD腳相連接。這樣當(dāng)執(zhí)行指向該芯

8、片的讀指令時(shí)，即可將所指定單元內(nèi)容送到數(shù)據(jù)總線上。 2864A芯片內(nèi)容在正確使用下可以允許無(wú)限次地讀出。讀出延時(shí)時(shí)間在200ns350ns范圍內(nèi)，可以滿足一般處理機(jī)的時(shí)序要求。,計(jì)算機(jī)與通信工程學(xué)院,2864A 寫(xiě)入方式,2864A提供了兩種數(shù)據(jù)寫(xiě)入方式：頁(yè)寫(xiě)入和字節(jié)寫(xiě)入。 頁(yè)寫(xiě)入：為了提高寫(xiě)入速度，2864A片內(nèi)設(shè)置了16字節(jié)的“頁(yè)緩沖器”，并將整個(gè)存儲(chǔ)器陣列劃分成512頁(yè)，每頁(yè)16個(gè)字節(jié)。 頁(yè)的區(qū)分可由地址的高9位（A4A12）來(lái)確定，地址線的低四位(A0A3)用以選擇頁(yè)緩沖器中的16個(gè)地址單元之一。 對(duì)2864A的寫(xiě)操作可分為兩步來(lái)實(shí)現(xiàn)： 第一步，在軟件控制下把數(shù)據(jù)寫(xiě)入頁(yè)緩沖器，這部稱(chēng)為

9、頁(yè)裝載，與一般的靜態(tài)RAM寫(xiě)操作是一樣的。 第二步，在最后一個(gè)字節(jié)（即第16個(gè)字節(jié)）寫(xiě)入到頁(yè)緩沖器后20ns自動(dòng)開(kāi)始，把頁(yè)緩沖器的內(nèi)容寫(xiě)到EEPROM陣列中對(duì)應(yīng)的地址單元中，這一步成為頁(yè)存儲(chǔ)。,計(jì)算機(jī)與通信工程學(xué)院,2864A 寫(xiě)入方式,寫(xiě)方式時(shí)，CE為低電平，在WE下降沿，地址碼A0A12被片內(nèi)鎖存器鎖存 在上升沿時(shí)數(shù)據(jù)被鎖存片內(nèi)還有一個(gè)字節(jié)裝載限時(shí)定時(shí)器，只要時(shí)間未到，數(shù)據(jù)可以隨機(jī)地寫(xiě)入頁(yè)緩沖器。 在連續(xù)向頁(yè)緩沖器寫(xiě)入數(shù)據(jù)的過(guò)程中，不用擔(dān)心限時(shí)定時(shí)器會(huì)溢出，因?yàn)槊慨?dāng)下降沿時(shí)，限時(shí)定時(shí)器自動(dòng)被復(fù)位并重新啟動(dòng)計(jì)時(shí)。 限時(shí)定時(shí)器要求寫(xiě)入一個(gè)字節(jié)數(shù)據(jù)的操作時(shí)間須滿足；3S20S，這樣是正確完成對(duì)2

10、864A頁(yè)面寫(xiě)入操作的關(guān)鍵。 當(dāng)一頁(yè)裝載完畢，不再有信號(hào)時(shí)，限時(shí)定時(shí)器將溢出，于是頁(yè)存儲(chǔ)操作隨即自動(dòng)開(kāi)始。首先把選中頁(yè)的內(nèi)容擦除，然后寫(xiě)入的數(shù)據(jù)由頁(yè)緩沖器傳遞到EEPROM陣列中。 字節(jié)寫(xiě)入： 字節(jié)寫(xiě)入的過(guò)程與頁(yè)寫(xiě)入的過(guò)程類(lèi)似，不同之處在于僅寫(xiě)入一個(gè)字節(jié)，限時(shí)定時(shí)器就溢出。,計(jì)算機(jī)與通信工程學(xué)院,數(shù)據(jù)查詢方式,數(shù)據(jù)查詢方式：數(shù)據(jù)查詢是指用軟件來(lái)檢測(cè)寫(xiě)操作中的頁(yè)存儲(chǔ)周期是否完成。 在頁(yè)存儲(chǔ)期間，如對(duì)2864A執(zhí)行讀操作，那么讀出的是最后寫(xiě)入的字節(jié)，若芯片的轉(zhuǎn)儲(chǔ)工作未完成，則讀出數(shù)據(jù)的最高位是原來(lái)寫(xiě)入字節(jié)最高位的反碼。據(jù)此，CPU可判斷芯片的編程是否結(jié)束。 如果讀出的數(shù)據(jù)與寫(xiě)入的數(shù)據(jù)相同，表示芯片

11、已完成編程，CPU可繼續(xù)向2864A裝載下一頁(yè)數(shù)據(jù)。,計(jì)算機(jī)與通信工程學(xué)院,維持方式,維持方式：當(dāng)CE為高電平時(shí)，2864A進(jìn)入低功耗維持狀態(tài)。此時(shí)，輸出線呈高阻狀態(tài)，芯片的電流從140mA下降至維持電流60mA。,計(jì)算機(jī)與通信工程學(xué)院,2864A與8031的接口電路,計(jì)算機(jī)與通信工程學(xué)院,程序,WR2864A: MOV R0,#10H MOV DPTR,#SOADD MOV R0,DL MOV P2,DH STAT: MOVX A,DPTR MOV KEEP,A MOVX R0,A INC DPTR INC R0 CJNE R0,#00H,L1 INC P2 L1: DJNZ R0,STAT

12、 L2: MOVX A,R0 XRL A,KEEP JB ACC.7,L2 RET,計(jì)算機(jī)與通信工程學(xué)院,5.2 數(shù)據(jù)存儲(chǔ)器的擴(kuò)展設(shè)計(jì),MCS-51芯片內(nèi)部具有128個(gè)字節(jié)RAM存儲(chǔ)器，它們可以作為工作寄存器、堆棧、軟件標(biāo)志和數(shù)據(jù)緩沖器。 CPU對(duì)其內(nèi)容RAM有豐富的操作指令，因此這個(gè)RAM是十分珍貴的資源，我們應(yīng)合理地充分地使用片內(nèi)RAM存儲(chǔ)器，發(fā)揮它的作用。 在諸如數(shù)據(jù)采集處理的應(yīng)用系統(tǒng)中，僅僅片內(nèi)的RAM存儲(chǔ)器往往是不夠的，在這種情況下，可利用MCS-51系列的三個(gè)產(chǎn)品擴(kuò)展外部RAM存儲(chǔ)器的方法是相同的。,計(jì)算機(jī)與通信工程學(xué)院,單片機(jī)擴(kuò)展RAM的電路結(jié)構(gòu),P0口為分時(shí)傳送的RAM低8位地

13、址/數(shù)據(jù)線 P2口的高8位地址線用于對(duì)RAM進(jìn)行頁(yè)尋址。 在外部RAM讀/寫(xiě)周期，CPU產(chǎn)生RD/WR信號(hào)。,計(jì)算機(jī)與通信工程學(xué)院,5.2.1 MCS-51訪問(wèn)外部RAM的定時(shí)波形,MCS-51訪問(wèn)外部RAM定時(shí)波形,計(jì)算機(jī)與通信工程學(xué)院,讀寫(xiě)時(shí)序,在外部數(shù)據(jù)存儲(chǔ)器讀周期中，P2口輸出外部RAM單元的高8位地址（頁(yè)面地址），P0口分時(shí)傳送低8位地址及數(shù)據(jù)。 當(dāng)?shù)刂锋i存允許信號(hào)ALE為高電平時(shí)，P0口輸出的地址信息有效，ALE的下降沿將此地址打入外部地址鎖存器，接著P0口變?yōu)檩斎敕绞?，讀信號(hào)有效，選通外部RAM，相應(yīng)存儲(chǔ)單元的內(nèi)容出現(xiàn)在P0口上，由CPU讀入累加器。 外部數(shù)據(jù)存儲(chǔ)器寫(xiě)周期波形，其

14、操作過(guò)程與讀周期類(lèi)似。寫(xiě)操作時(shí)，在ALE下降為低電平以后，信號(hào)才有效，P0口上出現(xiàn)的數(shù)據(jù)寫(xiě)入相應(yīng)的RAM單元。 常用的數(shù)據(jù)存儲(chǔ)器有靜態(tài)RAM和動(dòng)態(tài)RAM兩種，由于靜態(tài)RAM無(wú)需考慮刷新問(wèn)題，接口簡(jiǎn)單是最常用的。,計(jì)算機(jī)與通信工程學(xué)院,5.2.2 數(shù)據(jù)存儲(chǔ)器的擴(kuò)展設(shè)計(jì),6264靜態(tài)RAM 8K8位的靜態(tài)隨機(jī)存儲(chǔ)器芯片 采用CMOS工藝制造，由單一+5V供電 額定功耗200mW 典型存取時(shí)間200ns 封裝： 28線雙列直插式 A0A12 : 地址線 D0-D7:雙向數(shù)據(jù)線； CE1: 片選線1； CE2: 片選線2； WE:寫(xiě)允許線； OE: 讀允許線； NC：空腳 。,6264引腳圖,計(jì)算機(jī)與

15、通信工程學(xué)院,6264真值表,6264真值表,計(jì)算機(jī)與通信工程學(xué)院,讀寫(xiě)時(shí)序,當(dāng)CE2為低電平時(shí)，6264芯片處于末選中狀態(tài)，在一般情況下需將此引腳拉至高電平。 當(dāng)把該引腳拉至小于或等于0.2V時(shí)，RAM就進(jìn)入數(shù)據(jù)保持狀態(tài)。 CE1為高電平時(shí)芯片未選中，為低電平時(shí)芯片被選中 從邏輯上看符合74LS138譯碼器的要求，所以一般將CE1作為片選信號(hào)，接于譯碼器，CE2在不需保持狀態(tài)時(shí)必須接高電平。 由于數(shù)據(jù)存儲(chǔ)器的地址空間和程序存儲(chǔ)器占有的地址空間是相同的，所以在某些應(yīng)用中，要執(zhí)行的程序的地址與存放數(shù)據(jù)的地址相同。 在8051中可以用PSEN信號(hào)和RD信號(hào)相或使外部程序存儲(chǔ)器與外部數(shù)據(jù)存儲(chǔ)器的存儲(chǔ)

16、空間重疊而又能分別訪問(wèn),計(jì)算機(jī)與通信工程學(xué)院,6264擴(kuò)展圖,計(jì)算機(jī)與通信工程學(xué)院,5.2.3 RAM的掉電保護(hù),單片機(jī)在某些測(cè)量、控制等領(lǐng)域的應(yīng)用中，常要求單片機(jī)內(nèi)部和外部RAM中的數(shù)據(jù)在電源掉電時(shí)不丟失，重新加電時(shí)RAM中的數(shù)據(jù)能夠保存完好。這就要求接掉電保護(hù)電路。 掉電保護(hù)通常可采用以下兩種方法： 一，加裝不間斷的電源，讓整個(gè)系統(tǒng)在掉電時(shí)繼續(xù)工作。 二，采用備份電源，掉電后保護(hù)系統(tǒng)中全部或部分?jǐn)?shù)據(jù)存儲(chǔ)單元的內(nèi)容。 由于第一種方法體積大、成本高，對(duì)單片機(jī)系統(tǒng)來(lái)說(shuō)不宜采用。 第二種方法是根據(jù)實(shí)際需要，在掉電時(shí)保存一些必要的數(shù)據(jù)，使在電源電壓恢復(fù)后，能夠繼續(xù)執(zhí)行程序，因而經(jīng)濟(jì)實(shí)用。 在具有掉電

17、保護(hù)功能的單片機(jī)系統(tǒng)中，一般的采用CHMOS單片機(jī)和CMOSRAM。,計(jì)算機(jī)與通信工程學(xué)院,簡(jiǎn)單的CMOS RAM掉電保護(hù)電路,當(dāng)CMOS RAM從正常電源（Vcc=5v）切換到備份電源（VBAT）時(shí)，為了防止丟失RAM中的數(shù)據(jù)，必須保證整個(gè)切換過(guò)程中CS引腳的信號(hào)一直保持接近Vcc。 通常，都是采用在RAM的和Vcc引腳之間接一個(gè)電阻來(lái)實(shí)現(xiàn)CMOS RAM的電源切換，然而，如果在掉電時(shí)，譯碼器的輸出出現(xiàn)低電平，就可能出現(xiàn)問(wèn)題。 下圖提供了一簡(jiǎn)單的電路，它能夠避免上述問(wèn)題的產(chǎn)生。圖中，連到6116RAM的片選信號(hào)將經(jīng)過(guò)一個(gè)電容C，這樣VBAT和地址譯碼器輸出之間就沒(méi)有直流通路。因而，在電源切換

18、時(shí)，無(wú)論譯碼器輸出信號(hào)為高或低，都不會(huì)影響的狀態(tài),計(jì)算機(jī)與通信工程學(xué)院,可靠的CMOS RAM掉電保護(hù)電路,上述的電路雖然簡(jiǎn)單，但有時(shí)可能不能起到RAM掉電保護(hù)的作用。原因是在電源掉電和重新加電的過(guò)程中，由于電源的切換，可能使RAM瞬間處于讀/寫(xiě)狀態(tài)，使原來(lái)RAM中的數(shù)據(jù)遭到破壞。 在掉電剛剛開(kāi)始和重新加電直到電源電壓穩(wěn)定下來(lái)之前，讓RAM處于數(shù)據(jù)保持狀態(tài)，如6264RAM，5101RAM等，這種RAM芯片上有一個(gè)CE2引腳，在一般情況下需將此引腳拉至高電位。當(dāng)把該引腳拉至小于或等于0.2V時(shí)，RAM就進(jìn)入數(shù)據(jù)保持狀態(tài)。 實(shí)用的靜態(tài)RAM掉電保護(hù)電路現(xiàn)在都采用專(zhuān)用的芯片X25045/43，20

19、00年XICOR又全面升級(jí)所有電源管理芯片，新面世的X5045/43在原X25045/43的基礎(chǔ)上增加多種復(fù)位門(mén)限并且在一定范圍內(nèi)可通過(guò)編程設(shè)定。 與此同時(shí)，又推出I2C總線的X4045/43，所有X4043/54、X5043/45系列,根據(jù)功能和存儲(chǔ)容量不同還有多種型號(hào),自帶可編程的看門(mén)狗定時(shí)器。低Vcc檢測(cè)和復(fù)位。五種標(biāo)準(zhǔn)復(fù)位門(mén)限電壓直至 Vcc=1V 復(fù)位信號(hào)有效,計(jì)算機(jī)與通信工程學(xué)院,5.2.4 串行(I2C總線)數(shù)據(jù)存儲(chǔ)器的擴(kuò)展設(shè)計(jì),在消費(fèi)者電子、電訊和工業(yè)電子中看上去不相關(guān)的設(shè)計(jì)里經(jīng)常有很多相似的地方，例如幾乎每個(gè)系統(tǒng)都包括 一些智能控制通常是一個(gè)單片的微控制器 通用電路。例如LC

20、D 驅(qū)動(dòng)器遠(yuǎn)程I/O 口RAM EEPROM 或數(shù)據(jù)轉(zhuǎn)換器 面向應(yīng)用的電路。譬如收音機(jī)和視頻系統(tǒng)的數(shù)字調(diào)諧和信號(hào)處理電路，或者是音頻撥號(hào)電話的DTMF 發(fā)生器 為了使這些相似之處對(duì)系統(tǒng)設(shè)計(jì)者和器件廠商都得益，而且使硬件效益最大電路最簡(jiǎn)單，Philips 開(kāi)發(fā)了一個(gè)簡(jiǎn)單的雙向兩線總線實(shí)現(xiàn)有效的IC 之間控制，這個(gè)總線就稱(chēng)為Inter IC 或I2C 總線。 現(xiàn)在Philips包括超過(guò)150 種CMOS 和雙極性兼容I2C 總線的IC，可以執(zhí)行前面提到的三種類(lèi)型的功能。 所有符合I2C總線的器件組合了一個(gè)片上接口，使器件之間直接通過(guò)I2C 總線通訊這個(gè)設(shè)計(jì)概念解決了很多在設(shè)計(jì)數(shù)字控制電路時(shí)遇到的接

21、口問(wèn)題,計(jì)算機(jī)與通信工程學(xué)院,I2C 總線的特征,只要求兩條總線線路：一條串行數(shù)據(jù)線SDA；一條串行時(shí)鐘線SCL 每個(gè)連接到總線的器件都可以通過(guò)唯一的地址和一直存在的簡(jiǎn)單的主機(jī)/從機(jī)關(guān)系軟件設(shè)定地址，主機(jī)可以作為主機(jī)發(fā)送器或主機(jī)接收器。 它是一個(gè)真正的多主機(jī)總線，如果兩個(gè)或更多主機(jī)同時(shí)初始化數(shù)據(jù)傳輸可以通過(guò)沖突檢測(cè)和仲裁防止數(shù)據(jù)被破壞 串行的8 位雙向數(shù)據(jù)傳輸，位速率在標(biāo)準(zhǔn)模式下可達(dá)100kbit/s，快速模式下可達(dá)400kbit/s，高速模式下可達(dá)3.4Mbit/s 片上的濾波器可以濾去總線數(shù)據(jù)線上的毛刺波，保證數(shù)據(jù)完整 連接到相同總線的IC 數(shù)量只受到總線的最大電容400pF 限制,計(jì)算機(jī)

22、與通信工程學(xué)院,I2C 總線的概念,I2C 總線支持任何IC 生產(chǎn)過(guò)程(NMOS、CMOS、雙極性)。兩線串行數(shù)據(jù)SDA 和串行時(shí)鐘SCL 線在連接到總線的器件間傳遞信息。 每個(gè)器件都有一個(gè)唯一的地址識(shí)別(無(wú)論是微控制器、LCD驅(qū)動(dòng)器、存儲(chǔ)器或鍵盤(pán)接口)而且都可以作為一個(gè)發(fā)送器或接收器(由器件的功能決定) 很明顯，LCD驅(qū)動(dòng)器只是一個(gè)接收器，而存儲(chǔ)器則既可以接收又可以發(fā)送數(shù)據(jù)。 除了發(fā)送器和接收器外，器件在執(zhí)行數(shù)據(jù)傳輸時(shí)也可以被看作是主機(jī)或從機(jī)。 主機(jī)是初始化總線的數(shù)據(jù)傳輸并產(chǎn)生允許傳輸?shù)臅r(shí)鐘信號(hào)的器件。此時(shí)任何被尋址的器件都被認(rèn)為是從機(jī),計(jì)算機(jī)與通信工程學(xué)院,I2C 總線術(shù)語(yǔ)的定義,發(fā)送器

23、發(fā)送數(shù)據(jù)到總線的器件 接收器 從總線接收數(shù)據(jù)的器件 主機(jī) 初始化發(fā)送產(chǎn)生時(shí)鐘信號(hào)和終止發(fā)送的器件 從機(jī) 被主機(jī)尋址的器件 多主機(jī) 同時(shí)有多于一個(gè)主機(jī)嘗試控制總線但不破壞報(bào)文 仲裁 是一個(gè)在有多個(gè)主機(jī)同時(shí)嘗試控制總線但只允許其中一個(gè)控制總線并使報(bào)文不被破壞的過(guò)程 同步 兩個(gè)或多個(gè)器件同步時(shí)鐘信號(hào)的過(guò)程,計(jì)算機(jī)與通信工程學(xué)院,I2C總線的數(shù)據(jù)傳輸,發(fā)送起始位 發(fā)送地址 接收應(yīng)答位 發(fā)送數(shù)據(jù) 接受應(yīng)答位 發(fā)送結(jié)束位,計(jì)算機(jī)與通信工程學(xué)院,發(fā)送起始位,啟動(dòng)I2C器件的信號(hào)：在傳輸數(shù)據(jù)開(kāi)始前，主控器件應(yīng)發(fā)送起始位，通知從接收器件作好接收準(zhǔn)備； 起始位及停上位的時(shí)序條件： 起始位時(shí)序：當(dāng)SCL線在高位時(shí)，

24、SDA線由高轉(zhuǎn)換至低。 開(kāi)始條件由主控器產(chǎn)生。,計(jì)算機(jī)與通信工程學(xué)院,發(fā)送地址,I2C總線在起始位(開(kāi)始條件)后的首字節(jié)決定哪個(gè)被控器將被主控器選擇。 當(dāng)主控器輸出地址時(shí)，系統(tǒng)中的每器件都將起始位后的前七位地址和自己的地址進(jìn)行比較：如果相同，該器件認(rèn)為自己被主控器尋址。 該器件是作為被控接收器或是被控發(fā)送器則取決于第8位(R/W位)。它是個(gè)數(shù)據(jù)方向位（讀寫(xiě)）“0”代表發(fā)送(寫(xiě)入)，“1”代表需求數(shù)據(jù)(讀入),計(jì)算機(jī)與通信工程學(xué)院,應(yīng)答信號(hào),在每傳送完一個(gè)地址字節(jié)或一個(gè)數(shù)據(jù)字節(jié)之后的第九個(gè)時(shí)鐘脈沖期間，接收方在SDA線上產(chǎn)生一個(gè)低電平的應(yīng)答信號(hào)ACK，以通知發(fā)送方數(shù)據(jù)已接收到，可以繼續(xù)發(fā)送。,計(jì)

25、算機(jī)與通信工程學(xué)院,發(fā)送數(shù)據(jù),數(shù)據(jù)傳送必須有確認(rèn)位。 與確認(rèn)位對(duì)應(yīng)的時(shí)鐘脈沖由主控器產(chǎn)生，發(fā)送器在應(yīng)答期間必須下拉SDA線,計(jì)算機(jī)與通信工程學(xué)院,發(fā)送停止位,關(guān)閉I2C器件的信號(hào)：在傳輸數(shù)據(jù)結(jié)束時(shí)，主控器件應(yīng)發(fā)送停止位，通知從接收器件停止接收。 停上位的時(shí)序條件： 停止位時(shí)序：當(dāng)SCL線在高位時(shí)，SDA線由低轉(zhuǎn)換至高。 停止條件由主控器產(chǎn)生。,計(jì)算機(jī)與通信工程學(xué)院,AT24CXX系列串行E2PROM,AT24C系列串行E2PROM簡(jiǎn)介 與400KHz I2C 總線兼容 1.8 到6.0 伏工作電壓范圍 低功耗CMOS 技術(shù) 寫(xiě)保護(hù)功能當(dāng)WP 為高電平時(shí)進(jìn)入寫(xiě)保護(hù)狀態(tài) 頁(yè)寫(xiě)緩沖器 自定時(shí)擦寫(xiě)周期

26、 1,000,000 編程/擦除周期 可保存數(shù)據(jù)100 年 8 腳DIP SOIC 或TSSOP 封裝 溫度范圍商業(yè)級(jí)工業(yè)級(jí)和汽車(chē)級(jí),計(jì)算機(jī)與通信工程學(xué)院,AT24C系列串行E2PROM參數(shù),計(jì)算機(jī)與通信工程學(xué)院,管腳描述,SCL:串行時(shí)鐘輸入管腳,用于產(chǎn)生器件數(shù)據(jù)發(fā)送或接收的時(shí)鐘 SDA:雙向串行數(shù)據(jù)/地址管腳,用于器件所有數(shù)據(jù)的發(fā)送或接收 A0 A1 A2 器件地址輸入端: 這些輸入腳用于多個(gè)器件級(jí)聯(lián)時(shí)設(shè)置器件地址當(dāng)這些腳懸空時(shí)默認(rèn)值為0 當(dāng)使用24C01 或24C02 時(shí)最大可級(jí)聯(lián)8 個(gè)器件 如果只有一個(gè)24C01 被總線尋址這三個(gè)地址輸入腳A0 A1 A2 必須連接到Vss 如果只有一

27、個(gè)24C02 被總線尋址這三個(gè)地址輸入腳A0 A1 A2 可懸空或連接到Vss 當(dāng)使用24C04 時(shí)最多可連接4 個(gè)器件該器件 僅使用A1 A2 地址管腳A0 管腳未用可以連接到Vss 或懸空 如果只有一個(gè)24C04 被總線尋址A1 和A2 地址管腳可懸空或連接到Vss 當(dāng)使用24C08 時(shí)最多可連接2 個(gè)器件且僅使用地址管腳A2 A0 A1 管腳未用可以連接到Vss 或懸空 如果只有一個(gè)24C08 被總線尋址A2 管腳可懸空或連接到Vss 當(dāng)使用24C16 時(shí)最多只可連接1 個(gè)器件 所有地址管腳A0 A1 A2 都未用管腳可以連接到Vss 或懸空 WP 寫(xiě)保護(hù) 如果WP 管腳連接到Vcc 所

28、有的內(nèi)容都被寫(xiě)保護(hù) 只能讀當(dāng)WP 管腳連接到Vss 或懸空允許器件進(jìn)行正常的讀/寫(xiě)操作,計(jì)算機(jī)與通信工程學(xué)院,I2C 總線協(xié)議,I2C 總線協(xié)議定義如下 只有在總線空閑時(shí)才允許啟動(dòng)數(shù)據(jù)傳送 在數(shù)據(jù)傳送過(guò)程中當(dāng)時(shí)鐘線為高電平時(shí)數(shù)據(jù)線必須保持穩(wěn)定狀態(tài)不允許有跳變。 時(shí)鐘線為高電平時(shí)數(shù)據(jù)線的任何電平變化將被看作總線的起始或停止信號(hào) 起始信號(hào) 時(shí)鐘線保持高電平期間數(shù)據(jù)線電平從高到低的跳變作為I2C 總線的起始信號(hào) 停止信號(hào) 時(shí)鐘線保持高電平期間數(shù)據(jù)線電平從低到高的跳變作為I2C 總線的停止信號(hào),計(jì)算機(jī)與通信工程學(xué)院,器件尋址,主器件通過(guò)發(fā)送一個(gè)起始信號(hào)啟動(dòng)發(fā)送過(guò)程，然后發(fā)送它所要尋址的從器件的地址 8

29、 位從器件地址的高4 位固定為1010 接下來(lái)的3 位A2 A1 A0 為器件的地址位，用來(lái)定義哪個(gè)器件以及器件的哪個(gè)部分被主器件訪問(wèn) 從器件8 位地址的最低位作為讀寫(xiě)控制位。 1 表示對(duì)從器件進(jìn)行讀操作 0 表示對(duì)從器件進(jìn)行寫(xiě)操作 8 個(gè)24C01/02 ，4 個(gè)24C04 ，2 個(gè)24C08，1 個(gè)24C16 可單獨(dú)被系統(tǒng)尋址。 24C01/02/04/08/16 再根據(jù)讀寫(xiě)控制位R/W 的狀態(tài)進(jìn)行讀或?qū)懖僮?主器件發(fā)送起始信號(hào)和從器件地址字節(jié)后，24C01/02/04/08/16 監(jiān)視總線并當(dāng)其地址與發(fā)送的從地址相符時(shí)響應(yīng)一個(gè)應(yīng)答信號(hào)(通過(guò)SDA 線)。,計(jì)算機(jī)與通信工程學(xué)院,器件尋址,

30、1. A0 A1 和A2 對(duì)應(yīng)器件的管腳1、2和3 2. a8 a9 和a10 對(duì)應(yīng)存儲(chǔ)陣列地址字地址,計(jì)算機(jī)與通信工程學(xué)院,應(yīng)答信號(hào),I2C 總線數(shù)據(jù)傳送時(shí)每成功地傳送一個(gè)字節(jié)數(shù)據(jù)后接收器都必須產(chǎn)生一個(gè)應(yīng)答信號(hào)應(yīng)答的器件在第9 個(gè)時(shí)鐘周期時(shí)將SDA 線拉低表示其已收到一個(gè)8 位數(shù)據(jù) 24C01/02/04/08/16 在接收到起始信號(hào)和從器件地址之后，響應(yīng)一個(gè)應(yīng)答信號(hào)。 如果器件已選擇了寫(xiě)操作則在每接收一個(gè)8 位字節(jié)之后響應(yīng)一個(gè)應(yīng)答信號(hào) 當(dāng)24C01/02/04/08/16 工作于讀模式時(shí)，在發(fā)送一個(gè)8 位數(shù)據(jù)后釋放SDA 線并監(jiān)視一個(gè)應(yīng)答信號(hào)，一旦接收到應(yīng)答信號(hào)，24C01/02/04/0

31、8/16 繼續(xù)發(fā)送數(shù)據(jù)。如主器件沒(méi)有發(fā)送應(yīng)答信號(hào)，器件停止傳送數(shù)據(jù)且等待一個(gè)停止信號(hào),計(jì)算機(jī)與通信工程學(xué)院,字節(jié)寫(xiě),在字節(jié)寫(xiě)模式下，主器件發(fā)送起始命令和從器件地址信息(R/W 位置零)給從器件 在從器件產(chǎn)生應(yīng)答信號(hào)后，主器件發(fā)送24CXX 的字節(jié)地址 主器件在收到從器件的另一個(gè)應(yīng)答信號(hào)后，再發(fā)送數(shù)據(jù)到被尋址的存儲(chǔ)單元。 24CXX 再次應(yīng)答并在主器件產(chǎn)生停止信號(hào)后開(kāi)始內(nèi)部數(shù)據(jù)的擦寫(xiě)。 在內(nèi)部擦寫(xiě)過(guò)程中24CXX不再應(yīng)答主器件的任何請(qǐng)求,計(jì)算機(jī)與通信工程學(xué)院,頁(yè)寫(xiě),用頁(yè)寫(xiě)24C01 可一次寫(xiě)入8 個(gè)字節(jié)數(shù)據(jù) 24C02/04/08/16 可以一次寫(xiě)入16 個(gè)字節(jié)的數(shù)據(jù)。 頁(yè)寫(xiě)和字節(jié)寫(xiě)不同在于傳送

32、了一字節(jié)數(shù)據(jù)后并不產(chǎn)生停止信號(hào)，主器件被允許發(fā)送P(24C01 P=7 24C02/04/08/16 P=15 )個(gè)額外的字節(jié)。 每發(fā)送一個(gè)字節(jié)數(shù)據(jù)后24CXX產(chǎn)生一個(gè)應(yīng)答位并將字節(jié)地址低位加1，高位保持不變。 如果在發(fā)送停止信號(hào)之前主器件發(fā)送超過(guò)P+1個(gè)字節(jié)地址，計(jì)數(shù)器將自動(dòng)翻轉(zhuǎn)。先前寫(xiě)入的數(shù)據(jù)被覆蓋 接收到P+1字節(jié)數(shù)據(jù)和主器件發(fā)送的停止信號(hào)后CAT24CXXX啟動(dòng)內(nèi)部寫(xiě)周期將數(shù)據(jù)寫(xiě)到數(shù)據(jù)區(qū)所有接收的數(shù)據(jù)在一個(gè)寫(xiě)周期內(nèi)寫(xiě)入24CXX,計(jì)算機(jī)與通信工程學(xué)院,應(yīng)答查詢,可以利用內(nèi)部寫(xiě)周期時(shí)禁止數(shù)據(jù)輸入這一特性 一旦主器件發(fā)送停止位指示主器件操作結(jié)束時(shí)，24C02/04/08/16 啟動(dòng)內(nèi)部寫(xiě)周

33、期應(yīng)答查詢立即啟動(dòng)，包括發(fā)送一個(gè)起始信號(hào)和進(jìn)行寫(xiě)操作的從器件地址： 如果24C02/04/08/16 正在進(jìn)行內(nèi)部寫(xiě)操作不會(huì)發(fā)送應(yīng)答信號(hào) 如果24C02/04/08/16 已經(jīng)完成了內(nèi)部自寫(xiě)周期將發(fā)送一個(gè)應(yīng)答信號(hào)，主器件可以繼續(xù)進(jìn)行下一次讀寫(xiě)操作,計(jì)算機(jī)與通信工程學(xué)院,寫(xiě)保護(hù),寫(xiě)保護(hù)操作特性可使用戶避免由于不當(dāng)操作而造成對(duì)存儲(chǔ)區(qū)域內(nèi)部數(shù)據(jù)的改寫(xiě) 當(dāng)WP 管腳接高時(shí)，整個(gè)寄存器區(qū)全部被保護(hù)起來(lái)而變?yōu)橹豢勺x取 24C01/02/04/08/16 可以接收從器件地址和字節(jié)地址，但是裝置在接收到第一個(gè)數(shù)據(jù)字節(jié)后不發(fā)送應(yīng)答信號(hào)從而避免寄存器區(qū)域被編程改寫(xiě),計(jì)算機(jī)與通信工程學(xué)院,立即地址讀,24CXX的地

34、址計(jì)數(shù)器內(nèi)容為最后操作字節(jié)的地址加1，也就是說(shuō)如果上次讀/寫(xiě)的操作地址為N ，則立即讀的地址從地址N+1。 開(kāi)始如果N=E 這里對(duì)24C01 E=127 對(duì)24C02 E=255 對(duì)24C04 E=511 對(duì)24C08 E=1023 對(duì)24C16 E=2047 則計(jì)數(shù)器將翻轉(zhuǎn)到0，且繼續(xù)輸出數(shù)據(jù)。 24CXX接收到從器件地址信號(hào)后(R/W 位置1)它首先發(fā)送一個(gè)應(yīng)答信號(hào)，然后發(fā)送一個(gè)8 位字節(jié)數(shù)據(jù)，主器件不需發(fā)送一個(gè)應(yīng)答信號(hào)，但要產(chǎn)生一個(gè)停止信號(hào),計(jì)算機(jī)與通信工程學(xué)院,選擇性讀,選擇性讀操作允許主器件對(duì)寄存器的任意字節(jié)進(jìn)行讀操作。 主器件首先通過(guò)發(fā)送起始信號(hào)、從器件地址和它想讀取的字節(jié)數(shù)據(jù)的地

35、址執(zhí)行一個(gè)偽寫(xiě)操作。 在24CXX應(yīng)答之后，主器件重新發(fā)送起始信號(hào)和從器件地址此時(shí)R/W 位置1，24CXX響應(yīng)并發(fā)送應(yīng)答信號(hào)，然后輸出所要求的一個(gè)8 位字節(jié)數(shù)據(jù)，主器件不發(fā)送應(yīng)答信號(hào)，但產(chǎn)生一個(gè)停止信號(hào),計(jì)算機(jī)與通信工程學(xué)院,連續(xù)讀,連續(xù)讀操作可通過(guò)立即讀或選擇性讀操作啟動(dòng)，在24CXX發(fā)送完一個(gè)8 位字節(jié)數(shù)據(jù)后主器件產(chǎn)生一個(gè)應(yīng)答信號(hào)來(lái)響應(yīng)，告知24CXX主器件要求更多的數(shù)據(jù)。對(duì)應(yīng)每個(gè)主機(jī)產(chǎn)生的應(yīng)答信號(hào)，24CXX將發(fā)送一個(gè)8 位數(shù)據(jù)字節(jié)。當(dāng)主器件不發(fā)送應(yīng)答信號(hào)而發(fā)送停止位時(shí)結(jié)束此操作 從24CXX 輸出的數(shù)據(jù)按順序由N到N+1輸出，讀操作時(shí)，地址計(jì)數(shù)器在24CXX整個(gè)地址內(nèi)增加。這樣整個(gè)寄

36、存器區(qū)域在可在一個(gè)讀操作內(nèi)全部讀出。當(dāng)讀取的字節(jié)超過(guò)E 對(duì)于24C01 E=127 對(duì)24C02 E=255 對(duì)24C04 E=511 對(duì)24C08 E=1023對(duì)24C16 E=2047 計(jì)數(shù)器將翻轉(zhuǎn)到零并繼續(xù)輸出數(shù)據(jù)字節(jié),計(jì)算機(jī)與通信工程學(xué)院,24C32/64 32K/64K 位串行E2PROM,字節(jié)寫(xiě)和頁(yè)寫(xiě),計(jì)算機(jī)與通信工程學(xué)院,立即讀,立即讀,計(jì)算機(jī)與通信工程學(xué)院,選擇讀,選擇讀,計(jì)算機(jī)與通信工程學(xué)院,連續(xù)讀,連續(xù)讀,計(jì)算機(jī)與通信工程學(xué)院,24C16讀寫(xiě)程序,變量定義 SCL EQU P1.1 SDA EQU P1.0 ADDR EQU 50H DDATA EQU 51H 延時(shí)子程序

37、DELAY_24C: NOP NOP NOP RET,計(jì)算機(jī)與通信工程學(xué)院,開(kāi)始和停止,START_24C: SETB SDA ACALL DELAY_24C SETB SCL ACALL DELAY_24C CLR SDA ACALL DELAY_24C CLR SCL RET,STOP_24C: CLR SDA ACALL DELAY_24C SETB SCL ACALL DELAY_24C SETB SDA RET,計(jì)算機(jī)與通信工程學(xué)院,應(yīng)答信號(hào),發(fā)送應(yīng)答信號(hào) ACK_24C: CLR SDA ACALL DELAY_24C SETB SCL ACALL DELAY_24C CLR SC

38、L ACALL DELAY_24C RET,接收應(yīng)答信號(hào) ACK_24CR: SETB SDA ACALL DELAY_24C SETB SCL JB SDA,$ CLR SCL ACALL DELAY_24C RET,計(jì)算機(jī)與通信工程學(xué)院,寫(xiě)入一個(gè)字節(jié),WRITE_24: MOV R0,#08H WRITE_24N: RLC A MOV SDA,C ACALL DELAY_24C SETB SCL ACALL DELAY_24C CLR SCL ACALL DELAY_24C DJNZ R0,WRITE_24N LCALL ACK_24CR RET,計(jì)算機(jī)與通信工程學(xué)院,完整的字節(jié)讀,REA

39、D_24C: LCALL START_24C MOV A,#0A0H LCALL WRITE_24 MOV A,ADDR LCALL WRITE_24 LCALL STOP_24C LCALL START_24C MOV A,#0A1h LCALL WRITE_24,MOV R0,#08H READ_24CN: SETB SCL MOV C,SDA RLC A CLR SCL DJNZ R0,READ_24CN MOV DDATA,A ;LCALL ACK_24C LCALL STOP_24C RET,計(jì)算機(jī)與通信工程學(xué)院,完整的字節(jié)寫(xiě),WRITE_24C: LCALL START_24C M

40、OV A,#0A0H LCALL WRITE_24 MOV A,ADDR LCALL WRITE_24 MOV A,DDATA LCALL WRITE_24 LCALL STOP_24C RET,計(jì)算機(jī)與通信工程學(xué)院,MAX521 D/A轉(zhuǎn)換器簡(jiǎn)介,MAX521是一種2線8路八位電壓輸出DAC（數(shù)模轉(zhuǎn)換器）。 MAX521有5路參考電壓輸入 前面的四路DAC（DAC0DAC3）每路有一個(gè)獨(dú)立的參考電壓輸入（REF0REF3），允許獨(dú)立地設(shè)置每路的電壓范圍； 剩下的四路DAC（DAC4DAC7）共享一路參考電壓輸入REF4。 它具有串行接口和內(nèi)置軟件協(xié)議，允許最高轉(zhuǎn)換頻率達(dá)400kbps。 MA

41、X521的接口具有雙緩沖輸入結(jié)構(gòu)，允許DAC的寄存器單獨(dú)或者同時(shí)更新； 它具有低能耗模式，可以使工作電流減少到4A。 MAX521以單一的5V電源供電。,計(jì)算機(jī)與通信工程學(xué)院,MAX521封裝,計(jì)算機(jī)與通信工程學(xué)院,MAX521與AT89C51連接原理圖,TLC521：光偶，用于隔離內(nèi)外部電路。 OUT0OUT3：輸出信號(hào)，最大值由REF0REF3決定 AD0、AD1：器件地址。,計(jì)算機(jī)與通信工程學(xué)院,MAX521數(shù)據(jù)接口：I2C,MAX521與外部的數(shù)據(jù)通訊采用串行I2C接口， I2C總線僅由兩條線組成。 一條是時(shí)鐘線（SCL） 另一條是數(shù)據(jù)線（SDA）。 SCL線為時(shí)鐘信號(hào)，由總線控制設(shè)備產(chǎn)生，為總線提供統(tǒng)一的時(shí)鐘信號(hào)。 SDA線為數(shù)據(jù)信號(hào)，在總線控制設(shè)備和總線上的其他設(shè)備間進(jìn)行雙向傳送。 I2C總線協(xié)議規(guī)定SCL為高電平時(shí)SDA信號(hào)有效 SDA線上的數(shù)據(jù)變化應(yīng)在SCL為低電平時(shí)進(jìn)行。 此規(guī)定唯一的例外是開(kāi)始信號(hào)和停止信號(hào)。 I2C輸入輸出一個(gè)字節(jié)