1、1,第四章 主存儲(chǔ)器,2,4.1主存儲(chǔ)器處于全機(jī)中心地位,在現(xiàn)代計(jì)算機(jī)中，主存儲(chǔ)器處于全機(jī)中心地位。原因： 當(dāng)前計(jì)算機(jī)正在執(zhí)行的程序和數(shù)據(jù)（除了暫存于CPU寄存器以外的所有原始數(shù)，中間結(jié)果和最后結(jié)果）均存放在存儲(chǔ)器中。CPU直接從存儲(chǔ)器取指令或存取數(shù)據(jù)。 計(jì)算機(jī)系統(tǒng)中輸入輸出設(shè)備數(shù)量增多，數(shù)據(jù)傳送速度加快，因此采用了直接存儲(chǔ)器訪問(wèn)（DMA）技術(shù)和輸入輸出通道技術(shù)，在存儲(chǔ)器與輸入輸出系統(tǒng)之間直接傳送數(shù)據(jù)。 共享存儲(chǔ)器的多處理機(jī)的出現(xiàn)，利用存儲(chǔ)器存放共享數(shù)據(jù)，并實(shí)現(xiàn)處理機(jī)之間的通信，加強(qiáng)了存儲(chǔ)器作為全機(jī)中心的作用。 現(xiàn)代計(jì)算機(jī)中還設(shè)置了： 輔助存儲(chǔ)器（外存儲(chǔ)器）：存放當(dāng)前不運(yùn)行的程序和數(shù)據(jù)。 高速

2、緩沖存儲(chǔ)器Cache：解決CPU的主存儲(chǔ)器速度的不匹配。,3,4.2 主存儲(chǔ)器分類,能用來(lái)作為存儲(chǔ)器的器件和介質(zhì)，除了其基本存儲(chǔ)單元有兩個(gè)穩(wěn)定的物理狀態(tài)來(lái)存儲(chǔ)二進(jìn)制的信息外，還必須滿足一些技術(shù)上的要求。例如： 便于與電信號(hào)轉(zhuǎn)換、便于讀寫、速度高、容量大和可靠性高等。還有價(jià)格因素。 20世紀(jì)50 年代至70年代：磁芯存儲(chǔ)器 20世紀(jì)70 年代至今：半導(dǎo)體存儲(chǔ)器,4,4.2 主存儲(chǔ)器分類,主存儲(chǔ)器的類型： 隨機(jī)（讀寫）存儲(chǔ)器（Random Access Memory，簡(jiǎn)稱RAM） 在討論計(jì)算機(jī)主存時(shí)，沒(méi)有特別說(shuō)明，就是指隨機(jī)存儲(chǔ)器。 只讀存儲(chǔ)器（Read Only Memory，簡(jiǎn)稱ROM） 可編

3、程序的只讀存儲(chǔ)器（Programmable ROM，簡(jiǎn)稱PROM） 可擦除可編程序只讀存儲(chǔ)器（Erasable PROM，簡(jiǎn)稱EPROM） 可用電擦除的可編程只讀存儲(chǔ)器（Electrically EPROM，稱E2PROM） 上述各種存儲(chǔ)器，除了RAM以外，即使停電，仍能保持其內(nèi)容，稱之為“非易失性存器”，而RAM為“易失性存儲(chǔ)器”。,5,4.3 主存儲(chǔ)器的主要技術(shù)指標(biāo),主存儲(chǔ)器的主要性能指標(biāo)包括： 主存容量、存儲(chǔ)器存取時(shí)間和存儲(chǔ)周期時(shí)間。 計(jì)算機(jī)可尋址的最小信息單位是一個(gè)存儲(chǔ)字，相鄰存儲(chǔ)地址表示相鄰存儲(chǔ)字，這種機(jī)器稱為“字可尋址”機(jī)器。一個(gè)存儲(chǔ)字包含的二進(jìn)制位數(shù)成為字長(zhǎng)。 有些計(jì)算機(jī)按照字節(jié)

4、尋址，這種機(jī)器稱為“字節(jié)可尋址”計(jì)算機(jī)。 指令中地址碼的位數(shù)決定了主存儲(chǔ)器的可尋址的最大空間。例如，32位微型機(jī)提供32位物理地址，只能支持對(duì)4G字節(jié)的物理主存空間的訪問(wèn)。 存儲(chǔ)器的容量：以字或字節(jié)為單位來(lái)表示主存儲(chǔ)器存儲(chǔ)單元的總數(shù)。一般以字節(jié)計(jì)算，有K（1024字節(jié)）/M（1024K字節(jié)）/ G （1024M字節(jié)）。 存儲(chǔ)器存取時(shí)間：也稱訪問(wèn)時(shí)間，指啟動(dòng)一次存儲(chǔ)器操作到操作完成的時(shí)間。 存儲(chǔ)周期：指連續(xù)啟動(dòng)兩次獨(dú)立的存儲(chǔ)器操作所需的的最小間隔時(shí)間。 主存儲(chǔ)器的速度和容量得到極大提高，但具有合適價(jià)格的主存儲(chǔ)器能提供信息的速度總是跟不上CPU的處理指令和數(shù)據(jù)的速度。,6,4.4 主存儲(chǔ)器的基本操

5、作,主存儲(chǔ)器用來(lái)暫存CPU正在使用的指令和數(shù)據(jù)，它和CPU的關(guān)系最為密切。主存儲(chǔ)器和CPU的連接是由總線支持的。 總線包括： 數(shù)據(jù)總線DB、地址總線AB和控制總線CB。 CPU通過(guò)使用地址寄存器（AR）和數(shù)據(jù)寄存器（DR）和主存進(jìn)行數(shù)據(jù)傳送。若AR為K位字長(zhǎng)，DR為n為字長(zhǎng)，則允許主存包含2k個(gè)可尋址單位（字節(jié)或字）。在一個(gè)存儲(chǔ)周期內(nèi)，CPU和主存之間通過(guò)總線進(jìn)行n為數(shù)據(jù)傳送。 主存儲(chǔ)器的兩個(gè)基本操作：“讀”和“寫”。讀是從存儲(chǔ)器中取出數(shù)據(jù)，寫是將數(shù)據(jù)放入存儲(chǔ)器。 控制總線包括控制數(shù)據(jù)傳送的讀（read）、寫（write）和表示存儲(chǔ)器功能完成的（ready）控制線。,7,4.4 主存儲(chǔ)器的基本

6、操作,當(dāng)CPU需要從主存“取”出一個(gè)信息字時(shí)，CPU必須指定存儲(chǔ)器字地址，并令存儲(chǔ)器進(jìn)行“讀”操作。CPU需要把信息字的地址送到AR，經(jīng)地址總線送往主存。同時(shí)，CPU應(yīng)用控制線（讀寫）發(fā)一個(gè)“讀”請(qǐng)求。此后，CPU等待從主存發(fā)來(lái)的回答信號(hào)，通知CPU “讀”操作完成。主存通過(guò)ready線做出回答，若ready信號(hào)為1，說(shuō)明存儲(chǔ)器的內(nèi)容已經(jīng)讀出，并放在數(shù)據(jù)總線上，送入DR。這時(shí)，取數(shù)操作完成。 為了“存”一個(gè)字到主存， CPU與主存之間采取異步工作方式，以Ready信號(hào)表示一次訪問(wèn)存儲(chǔ)器操作的結(jié)束。,CPU,AR,DR,讀/寫 ready 地址 數(shù)據(jù) 主存儲(chǔ)器,地址總線 數(shù)據(jù)總線 控制總線,讀/

7、寫,8,4.5 讀寫存儲(chǔ)器,半導(dǎo)體讀/寫存儲(chǔ)器（即隨機(jī)存儲(chǔ)器（RAM）按存儲(chǔ)元件在運(yùn)行中能否長(zhǎng)時(shí)間保存信息，分為： 靜態(tài)存儲(chǔ)器 動(dòng)態(tài)存儲(chǔ)器 靜態(tài)存儲(chǔ)器利用雙穩(wěn)態(tài)觸發(fā)器來(lái)保存信息，只要不斷電，信息是不會(huì)丟失的； 動(dòng)態(tài)存儲(chǔ)器利用MOS電容存儲(chǔ)電荷來(lái)保存信息，使用時(shí)需不斷給電容充電才能使信息保持。 靜態(tài)存儲(chǔ)器集成度低，但功耗較大；動(dòng)態(tài)存儲(chǔ)器的集成度高，功耗小，它主要用于大容量存儲(chǔ)器。,9,主存儲(chǔ)器的邏輯組成,保持1，0 的雙穩(wěn)態(tài) 電路,1000H 1001H 1002H 1003H 1004H 1005H,地址 內(nèi)容,存儲(chǔ)單元,10,1. 靜態(tài)存儲(chǔ)器（SRAM）,MOS管是金屬(Metal)氧化物(

8、Oxid)半導(dǎo)體(Semiconductor)場(chǎng)效應(yīng)晶體管，或者稱是金屬絕緣體半導(dǎo)體。 MOS管的開關(guān)特性: MOS管有三個(gè)極：源極S（Source）、漏極D（Drian）和柵極G（Gate）.,1.當(dāng)UGGUT 時(shí)，MOS管導(dǎo)通，忽略導(dǎo)通電阻，漏-源極相當(dāng)短路，相當(dāng)于開關(guān)“閉合”。 2.當(dāng)UGGUT 時(shí)，MOS管截止，漏-源極相當(dāng)開路。,11,1. 靜態(tài)存儲(chǔ)器（SRAM）（1）,(1) 存儲(chǔ)單元和存儲(chǔ)器,T1,T2,T6,T4,T3,T5,位線1 （高電平寫0）,位線2 （高電平寫1）,字選擇線,6管雙穩(wěn)態(tài) 1 位存儲(chǔ)單元,VDD,VGG,Vss,1端（Q端）,0端（Q端）,12,1. 靜態(tài)

9、存儲(chǔ)器（SRAM）（3）,字選擇線,列選擇線,T7,T8,13,1. 靜態(tài)存儲(chǔ)器（SRAM）（2）,1K個(gè)雙穩(wěn)態(tài)存儲(chǔ)單元，用矩陣譯碼，每個(gè)交叉點(diǎn)選擇一個(gè)存儲(chǔ)單元。,32根列選擇線,32根行選擇線,共有32 X 32=1024個(gè)交叉點(diǎn),5-32 譯碼器,5 32 譯 碼 器,存 儲(chǔ) 器 地 址,A4A0,A9A5,0 1 2 31,0 1 2 31,1位 存儲(chǔ)單元,14,1. 靜態(tài)存儲(chǔ)器（SRAM）（4）,1K1 靜態(tài)存儲(chǔ)器框圖,X 地 址 譯 碼 器,字 驅(qū) 動(dòng) 器,3232 存儲(chǔ)矩陣,控制電路,讀/寫電路,Y地址譯碼,0 31,0 31,A0 A4,A5 A9,WE CS,DIN DOUT,

10、15,1. 靜態(tài)存儲(chǔ)器（SRAM）（5）,(2) 開關(guān)特性 讀周期時(shí)序,Adr CS WE DOUT,地址對(duì)片選的建立時(shí)間 tsu AdrCS,片選讀時(shí)間 taCS,片禁止到輸出的傳輸延遲tPLH CSDOUT,CPU必須在這段時(shí)間內(nèi)取走數(shù)據(jù),16,1. 靜態(tài)存儲(chǔ)器（SRAM）（6）,(2) 開關(guān)特性 寫周期時(shí)序,Adr CS WE DIN,最小寫允許寬度tWWE,數(shù)據(jù)對(duì)寫允許的建立時(shí)間tsuDIN,CPU必須在這段時(shí)間內(nèi)輸出數(shù)據(jù),地址對(duì)寫允許WE的建立時(shí)間 tsu Adr,地址對(duì)寫允許WE的保持時(shí)間 th Adr,17,2. 動(dòng)態(tài)存儲(chǔ)器（DRAM）（1）,(1) 存儲(chǔ)單元和存儲(chǔ)器原理,T2,

11、讀出選擇線,3管存儲(chǔ)單元 單管存儲(chǔ)單元 (讀出和寫入部分分開),T1,T3,C,寫入選擇線,讀出數(shù)據(jù)線,寫入數(shù)據(jù)線,位線 字線 數(shù)據(jù)線,T,CD,Vdd,高電平寫0，低電平寫1,有存儲(chǔ)電荷：1 無(wú)存儲(chǔ)電荷：0,Cs,有存儲(chǔ)電荷：1 無(wú)存儲(chǔ)電荷：0,18,2. 動(dòng)態(tài)存儲(chǔ)器（DRAM）（2）,(1) 存儲(chǔ)單元和存儲(chǔ)器原理 單管單元的優(yōu)點(diǎn)：線路簡(jiǎn)單，單元占用面積小，速度快。 缺點(diǎn)：讀出是破壞性的，需要“重寫”；讀出信號(hào)很小，要求有高靈敏度的讀出放大器。 圖49是16K1位動(dòng)態(tài)存儲(chǔ)器的框圖，存儲(chǔ)單元采用單管單元。 地址碼是14位； 為了減少封裝引腳數(shù)，地址碼分兩批（每批7位）送至存儲(chǔ)器； 行地址由行地

12、址選通信號(hào)RAS送入，列地址由列地址選通信號(hào)CAS送入；16K位存儲(chǔ)單元矩陣由兩個(gè)64128陣列組成。 讀出放大器又使相應(yīng)的存儲(chǔ)單元的存儲(chǔ)信息自動(dòng)恢復(fù)（重寫）所以讀出放大器還用作再生放大器。,19,2. 動(dòng)態(tài)存儲(chǔ)器（DRAM）（4）,（2）再生 DRAM是通過(guò)把電荷充積到MOS管的柵極電容或?qū)ｉT的MOS電容中去來(lái)實(shí)現(xiàn)信息存儲(chǔ)的。 為了保證存儲(chǔ)信息不遭破壞，必須在電荷漏掉以前就進(jìn)行充電，以恢復(fù)原來(lái)的電荷，把這一充電過(guò)程稱為再生，或稱為刷新。對(duì)于DRAM，再生一般應(yīng)在小于或等于2ms的時(shí)間內(nèi)進(jìn)行一次。 DRAM采用“讀出”方式進(jìn)行再生。而接在單元數(shù)據(jù)線上的讀放是一個(gè)再生放大器。 由于DRAM每列都

13、有自己的讀放，因此，只要依次改變行地址，輪流對(duì)存儲(chǔ)矩陣的每一行所有單元同時(shí)進(jìn)行讀出，直到把所有行全部讀出一遍，就完成了對(duì)存儲(chǔ)器的再生。,20,2. 動(dòng)態(tài)存儲(chǔ)器（DRAM）（5）,（3）時(shí)序圖 DRAM有以下幾種工作方式： 讀工作方式 寫工作方式 讀-改寫工作方式 頁(yè)面工作方式 再生工作方式 RAS、CAS與地址Adr的相互關(guān)系（P122）,21,2. 動(dòng)態(tài)存儲(chǔ)器（DRAM）（5）,讀工作方式（ WE=1）,高阻態(tài) 輸出 高阻態(tài),RAS CAS WE DOUT,讀工作周期 tCRD,是DRAM完成一次“讀”所需要的最短時(shí)間，tCRD是RAS的一個(gè)周期時(shí)間。,22,2. 動(dòng)態(tài)存儲(chǔ)器（DRAM）（6

14、）,寫工作方式（ WE=0）,RAS CAS WE DIN DOUT,寫工作周期 tCWR,高阻態(tài),是DRAM完成一次“寫”所需要的最短時(shí)間，tCWD是RAS的一個(gè)周期時(shí)間。,23,2. 動(dòng)態(tài)存儲(chǔ)器（DRAM）（7）,讀一改寫工作方式,RAS CAS WE DIN DOUT,讀-改寫周期 tCRMW,td,24,2. 動(dòng)態(tài)存儲(chǔ)器（DRAM）（8）,頁(yè)面工作方式,RAS CAS Adr WE DOUT,25,DRAM與SRAM的比較,DRAM的優(yōu)點(diǎn)： 每片DRAM存儲(chǔ)容量大，約是SRAM的4倍。引腳數(shù)少，封裝尺寸小。 DRAM的價(jià)格比較便宜，大約只有SRAM的1/4。 DRAM所需功率大約只有S

15、RAM的1/6。 由于以上優(yōu)點(diǎn)， DRAM作為計(jì)算機(jī)主存儲(chǔ)器的主要元件得到了廣泛的應(yīng)用， DRAM得存取速度和存儲(chǔ)容量在不斷改進(jìn)和提高。 DRAM的缺點(diǎn)： 由于DRAM使用動(dòng)態(tài)元件，速度比SRAM要低。 DRAM需要再生，浪費(fèi)時(shí)間，還需要再生電路，也要用去一部分功率。 SRAM一般用作容量不大的高速存儲(chǔ)器。,26,4.6 非易失性半導(dǎo)體存儲(chǔ)器（1）,前面介紹的DRAM和SRAM均為可任意讀寫的隨機(jī)存儲(chǔ)器，當(dāng)?shù)綦姇r(shí)，所存儲(chǔ)的內(nèi)容消失，所以是易失性存儲(chǔ)器。 下面介紹的半導(dǎo)體存儲(chǔ)器，即使停電，所存儲(chǔ)的內(nèi)容也不丟失。根據(jù)半導(dǎo)體制造工藝的不同，可分為： ROM，PROM，EPROM，E2ROM和Flas

16、h Memory,27,4.6 非易失性半導(dǎo)體存儲(chǔ)器（3）,1. 只讀存儲(chǔ)器（ROM） 掩模式ROM由芯片制造商在制造時(shí)寫入內(nèi)容，以后只能讀而不能再寫入。其基本存儲(chǔ)原理是以元件的“有無(wú)”來(lái)表示該存儲(chǔ)單元的信息（“1”或“0”），可以用二極管或晶體管作為元件，顯而易見，其存儲(chǔ)內(nèi)容是不會(huì)改變的。 2. 可編程序的只讀存儲(chǔ)器（PROM） PROM可由用戶根據(jù)自己的需要來(lái)確定ROM中的內(nèi)容，常見的熔絲式PROM是以熔絲的通和斷開來(lái)表示所存的信息為“1”或“0”。 剛出廠的產(chǎn)品，其熔絲是全部接通的。根據(jù)需要斷開某些單元的熔絲（寫入）。顯而易見，斷開后的熔絲是不能再接通了，因而一次性寫入的存儲(chǔ)器。掉電后不

17、會(huì)影響其所存儲(chǔ)的內(nèi)容。,28,4.6 非易失性半導(dǎo)體存儲(chǔ)器（4）,3可擦可編程序的只讀存儲(chǔ)器（EPROM） 為了能修改ROM中的內(nèi)容，出現(xiàn)了EPROM。其原理：,控制柵,浮置柵,P型基片,源n+,漏n+,VPP(+12V),57V,29,4.6 非易失性半導(dǎo)體存儲(chǔ)器（5）,3可擦可編程序的只讀存儲(chǔ)器（EPROM） 存儲(chǔ)1，0的原理：,源,漏,5V,源,漏,5V,晶體管導(dǎo)通 浮柵電子阻止晶體管導(dǎo)通,保存1,保存0,30,4.6 非易失性半導(dǎo)體存儲(chǔ)器（6）,4.可電擦可編程序只讀存儲(chǔ)器（E2PROM） E2PROM的編程序原理與EPROM相同，但擦除原理完全不同，重復(fù)改寫的次數(shù)有限制（因氧化層被磨

18、損），一般為10萬(wàn)次。 其讀寫操作可按每個(gè)位或每個(gè)字節(jié)進(jìn)行，類似SRAM，但每字節(jié)的寫入周期要幾毫秒，比SRAM長(zhǎng)得多。E2PROM每個(gè)存儲(chǔ)單元采則2個(gè)晶體管。其柵極氧化層比EPROM薄，因此具有電擦除功能。,31,4.6 非易失性半導(dǎo)體存儲(chǔ)器（7）,5. 快擦除讀寫存儲(chǔ)器（Flash Memory） F1ash Memory是在EPROM與E2PROM基礎(chǔ)上發(fā)展起來(lái)的，其原理：,控制柵,浮置柵,P型基片,源n+,漏n+,VPP,32,4.6 非易失性半導(dǎo)體存儲(chǔ)器（8）,F1ash Memory的讀寫原理：,Vd=6V,Vg=12V,寫入,Open,Vs=12V,擦除,Vd=1V,Vg=1V,

19、讀出,33,4.6 非易失性半導(dǎo)體存儲(chǔ)器（9）,各存儲(chǔ)器的用途,34,4.7 DRAM的研制與發(fā)展（1）,1. 增強(qiáng)型DRAM（EDRAM） 增強(qiáng)型DRAM（EDRAM）改進(jìn)了CMOS制造工藝，使晶體管開關(guān)加速，其結(jié)果使EDRAM的存取時(shí)間和周期時(shí)間比普通DRAM減少一半，而且在EDRAM芯片中還集成了小容量SRAM cache。 2. Cache DRAM（CDRAM） 其原理與EDRAM相似，其主要差別是SRAM cache的容量較大，且與真正的cache原理相同。在存儲(chǔ)器直接連接處理器的系統(tǒng)中，cache DRAM可取代第二級(jí)cache和主存儲(chǔ)器（第一級(jí)cache在處理器芯片中）。CDR

20、AM還可用作緩沖器支持?jǐn)?shù)據(jù)塊的串行傳送。,35,4.7 DRAM的研制與發(fā)展（2）,3. EDO DRAM（EDRAM） 擴(kuò)充數(shù)據(jù)輸出（extended data out，簡(jiǎn)稱EDO），它在完成當(dāng)前內(nèi)存周期前即可開始下一周期的操作，因此能提高數(shù)據(jù)帶寬或傳輸率。 4. 同步 DRAM（SDRAM） 典型的DRAM是異步工作的，CPU送地址和控制信號(hào)之后，等待存儲(chǔ)器的內(nèi)部操作完成，此時(shí)CPU不能做別的。 SDRAM與CPU之間的數(shù)據(jù)傳輸是同步的，CPU送出地址和控制信號(hào)后，經(jīng)過(guò)已知數(shù)量的時(shí)鐘后，SDRAM完成內(nèi)部操作，此期間，CPU可以做其他的工作，而不必等待。,36,4.7 DRAM的研制與發(fā)展

21、（3）,5. Rambus DRAM（RDRAM） Rambus公司研制，著重提高存儲(chǔ)器頻率帶寬。 RDRAM與CPU之間通過(guò)專用的RDRAM總線傳送數(shù)據(jù)，而不是常用的RAS、CAS、WE、CE信號(hào)。 采用異步成組數(shù)據(jù)傳輸協(xié)議，開始時(shí)需要較大的存取時(shí)間（例如48ns），以后可達(dá)500MB/s的傳輸速率。 Rambus得到Intel公司的支持，其高檔的Pentium III 處理器將采用Rambus DRAM結(jié)構(gòu)。,37,4.7 DRAM的研制與發(fā)展（5）,6. 集成隨機(jī)存儲(chǔ)器（IRAM） 將整個(gè)DRAM系統(tǒng)集成在一個(gè)芯片內(nèi)，包括存儲(chǔ)單元陣列、刷新邏輯、裁決邏輯、地址分時(shí)、控制邏輯及時(shí)序等。片內(nèi)

22、還附加有測(cè)試電路。 2. ASIC RAM 根據(jù)用戶需求而設(shè)計(jì)的專用存儲(chǔ)器芯片，它以RAM為中心，并結(jié)合其他邏輯功能電路。 例如，視頻存儲(chǔ)器（video memory）是顯示專用存儲(chǔ)器，它接收外界送來(lái)的圖像信息，然后向系統(tǒng)提供高速串行信息。,38,4.8 半導(dǎo)體存儲(chǔ)器的組成與控制,半導(dǎo)體存儲(chǔ)器的讀寫時(shí)間已小于10毫微秒，其芯片集成度高，體積小，片內(nèi)還包含有譯碼器和寄存器等電路。 常用的半導(dǎo)體存儲(chǔ)器芯片有多字一位片和多字多位（4位、8位）片，如16M位容量的芯片可以有16M1位和4M4位等種類。 為表達(dá)和圖示，我們討論的芯片容量遠(yuǎn)遠(yuǎn)小于實(shí)際容量。,39,1. 存儲(chǔ)器容量擴(kuò)展（1）,1個(gè)存儲(chǔ)器芯片

23、的容量是有限的，它在字?jǐn)?shù)或字長(zhǎng)方面與實(shí)際存儲(chǔ)器的要求都有很大差距，所以需要在字向和位向進(jìn)行擴(kuò)充才能滿足需要。 （1）位擴(kuò)展 位擴(kuò)展指的是用多個(gè)存儲(chǔ)器器件對(duì)字長(zhǎng)進(jìn)行擴(kuò)充。 位擴(kuò)展的連接方式是將多片存儲(chǔ)器的地址、片選、讀寫控制端RW可相應(yīng)并聯(lián)，數(shù)據(jù)端分別引出。,40,（1）位擴(kuò)展（1）,A0A13 CS 16K4 R/W D0D3,A0A13 CS 16K4 R/W D0D3,D0D3,D4D7,D0D7,R/W,CS,A0A13,41,（1）位擴(kuò)展（2）,位擴(kuò)展： 1）地址的總位數(shù)不變，總存儲(chǔ)器字容量不變。 例如，芯片的地址線是A0A13，存儲(chǔ)器的地址總線還是A0A13 。 2）數(shù)據(jù)線的位數(shù)增加

24、，增加的數(shù)量等于各芯片位數(shù)之和。 例如，共兩個(gè)芯片，每個(gè)芯片4位，總存儲(chǔ)器的數(shù)據(jù)總線是8位。 相當(dāng)于要增加一個(gè)大樓的總?cè)藬?shù)，可以增加房間內(nèi)可居住的人數(shù)，而沒(méi)有增加房間的數(shù)量。,42,1. 存儲(chǔ)器容量擴(kuò)展 （2）,（2）字?jǐn)U展 字?jǐn)U展指的是增加存儲(chǔ)器中字的數(shù)量。 靜態(tài)存儲(chǔ)器進(jìn)行字?jǐn)U展時(shí)，將各芯片的地址線、數(shù)據(jù)線、讀寫控制線相應(yīng)并聯(lián)，而由片選信號(hào)來(lái)區(qū)分各芯片的地址范圍。,43,（2） 字?jǐn)U展 （1）,CS A13 16K8 A0 R/W D0D7,譯 碼 器,0,1,2,3,CS A13 16K8 A0 R/W D0D7,CS A13 16K8 A0 R/W D0D7,CS A13 16K8 A0

25、 R/W D0D7,A15 A14,A13 A0,R/W,D0D7,44,（2）字?jǐn)U展（2）,字?jǐn)U展： 1）地址的總位數(shù)增加，總存儲(chǔ)器字容量增加。字容量增加等于各芯片字容量乘以芯片個(gè)數(shù)。 例如，芯片的字容量是16K，4個(gè)芯片，總存儲(chǔ)器的字容量為416K=64K。 2）數(shù)據(jù)線的位數(shù)不變，總存儲(chǔ)器的數(shù)據(jù)總線位數(shù)等于各芯片位數(shù)。 例如，共4芯片，每個(gè)芯片8位，總存儲(chǔ)器的數(shù)據(jù)總線是8位。 相當(dāng)于要增加一個(gè)大樓的總?cè)藬?shù)，可以增加房間數(shù)，而沒(méi)有增加房間內(nèi)的人數(shù)。,45,1. 存儲(chǔ)器容量擴(kuò)展 （3）,（3）字位擴(kuò)展 實(shí)際存儲(chǔ)器往往需要字向和位向同時(shí)擴(kuò)充。 一個(gè)存儲(chǔ)器的容量為MN位，若使用LK位存儲(chǔ)器芯片，那

26、么，這個(gè)存儲(chǔ)器共需要M/LN/K存儲(chǔ)器芯片。,46,（3） 字位擴(kuò)展 （1）,譯 碼 器,0,1,2,3,A15 A14,A13 A0,R/W,D4D7,D0D3,CS A13 2114 A0 R/W D0D7,CS A13 2114 A0 R/W D0D7,CS A13 2114 A0 R/W D0D7,CS A13 2114 A0 R/W D0D7,CS A13 2114 A0 R/W D0D7,CS A13 2114 A0 R/W D0D7,CS A13 2114 A0 R/W D0D7,CS A13 2114 A0 R/W D0D7,位擴(kuò)展,字?jǐn)U展,47,（3）字位擴(kuò)展（2）,字位擴(kuò)展： 1）地址的總位數(shù)增加，總存儲(chǔ)器字容量增加。字容量增加等于各芯片字容量乘以芯片組數(shù)（位擴(kuò)展）。 例如，芯片的字容量是16K，4組芯片，總存儲(chǔ)器的字容量為416K=64K。 2）數(shù)據(jù)線的位數(shù)增加，增加的數(shù)量等于用于位擴(kuò)展的芯片位數(shù)之和。 例如，每個(gè)芯片4位，2個(gè)芯片用于位擴(kuò)展，總存儲(chǔ)器的數(shù)據(jù)總線是24=8位。 相當(dāng)于要增加一個(gè)大樓的總?cè)藬?shù)，可以同時(shí)增