1、數(shù)字邏輯課程設(shè)計(jì)姓名：張振華班級：網(wǎng)124學(xué)號：1290744221、 設(shè)計(jì)任務(wù)要求 數(shù)字時(shí)鐘是由振蕩器、分頻器、計(jì)秒電路、計(jì)分電路、計(jì)時(shí)電路組成。計(jì)時(shí)采用24h和12h兩種。當(dāng)接通電源或數(shù)字鐘走時(shí)出現(xiàn)誤差，都需要對數(shù)字鐘作時(shí)、分、秒時(shí)間校正。本次設(shè)計(jì)的具體要求如下：1、 顯示時(shí)、分、秒的十進(jìn)制顯示，采用24小時(shí)制。2、 校時(shí)功能。3、 整點(diǎn)報(bào)時(shí)。2、 設(shè)計(jì)思路1、 數(shù)字鐘的組成原理圖 數(shù)字式電子鐘實(shí)際上是一個(gè)對標(biāo)準(zhǔn)1hz 進(jìn)行計(jì)數(shù)的計(jì)數(shù)電路! 秒計(jì)數(shù)器滿60 后向分計(jì)數(shù)器進(jìn)位,分計(jì)數(shù)器滿60 后向時(shí)計(jì)數(shù)器進(jìn)位, 時(shí)計(jì)數(shù)器按24翻1 規(guī)律計(jì)數(shù), 計(jì)數(shù)輸出經(jīng)譯碼器送led 顯示器,由于計(jì)數(shù)的起始

2、時(shí)間不可能與標(biāo)準(zhǔn)時(shí)間一致,故需要在電路上加上一個(gè)校時(shí)電路。 同時(shí)標(biāo)準(zhǔn)的1hz時(shí)間信號必須做到準(zhǔn)確、穩(wěn)定，通常使用石英晶體振蕩器電路構(gòu)成，如下圖所示為數(shù)字式電子鐘的構(gòu)成原理框圖。秒顯示器分顯示器時(shí)顯示器分譯碼器時(shí)譯碼器秒譯碼器時(shí)計(jì)數(shù)器時(shí)計(jì)數(shù)器時(shí)計(jì)數(shù)器校時(shí)電路振蕩器分頻器2、數(shù)字鐘設(shè)計(jì)方案為完成上述功能，可以把數(shù)字鐘系統(tǒng)劃分為三部分：時(shí)針源（即標(biāo)準(zhǔn)秒鐘的產(chǎn)生電路）主體電路，擴(kuò)展電路。主體電路eda 設(shè)計(jì)又可劃分為計(jì)時(shí)電路、校時(shí)電路、譯碼顯示電路3部分。3、底層電路設(shè)計(jì) 時(shí)針源晶體振蕩器電路給數(shù)字式電子鐘提供一個(gè)頻率穩(wěn)定、準(zhǔn)確的32768hz的方波信號,將32768hz的高頻方波信號經(jīng)32768次分

3、頻后得到1hz 的方波信號供秒計(jì)數(shù)器進(jìn)行計(jì)數(shù),實(shí)現(xiàn)該分頻功能的計(jì)數(shù)器相當(dāng)于15 級二進(jìn)制計(jì)數(shù)器。計(jì)時(shí)電路時(shí)間計(jì)數(shù)器電路由秒個(gè)位、 秒十位計(jì)數(shù)器，分個(gè)位、分十位計(jì)數(shù)及時(shí)個(gè)位、時(shí)十位計(jì)數(shù)電路構(gòu)成。其中，秒個(gè)位和秒十位計(jì)數(shù)器，分個(gè)位和分十位計(jì)數(shù)為六十進(jìn)制計(jì)數(shù)器，而根據(jù)設(shè)計(jì)要求時(shí)個(gè)位和時(shí)十位構(gòu)成的為二十四進(jìn)制計(jì)數(shù)器，時(shí)間計(jì)數(shù)單元共有：時(shí)計(jì)數(shù)，分計(jì)數(shù)和秒計(jì)數(shù)3部分，根據(jù)設(shè)計(jì)要求時(shí)計(jì)數(shù)單元為一個(gè)二十四進(jìn)制計(jì)數(shù)器，共輸出為兩位8421bcd碼形式；分計(jì)數(shù)和秒計(jì)數(shù)單元為六十進(jìn)制計(jì)數(shù)器!，共輸出也為兩位8421bcd碼。圖1和圖2 分別給出了60進(jìn)制計(jì)數(shù)器和24進(jìn)制邏輯圖。圖一、60進(jìn)制計(jì)數(shù)器圖二、24進(jìn)制計(jì)數(shù)

4、器 校時(shí)電路當(dāng)剛接通電源或走時(shí)出現(xiàn)誤差時(shí)都需要對時(shí)間進(jìn)行校正。對時(shí)間的校正是通過截?cái)嗾５挠?jì)數(shù)通路，而用頻率較高的方波信號加到其需要校正的計(jì)數(shù)單元的輸入端! 這樣可以很快使校正的時(shí)間調(diào)整到標(biāo)準(zhǔn)時(shí)間的數(shù)值，這時(shí)再將選擇開關(guān)打向正常時(shí)就可以準(zhǔn)確走時(shí)了。如圖3所示為時(shí)、分、秒校時(shí)的校時(shí)電路。在校時(shí)電路中，其實(shí)現(xiàn)方法是采用計(jì)數(shù)脈沖和計(jì)數(shù)使能來實(shí)現(xiàn)校時(shí)的。 譯 碼 顯 示 電 路為了將計(jì)數(shù)器輸出的8421bcd碼顯示出來，須用顯示譯碼電路將計(jì)數(shù)器的輸出數(shù)碼轉(zhuǎn)換為數(shù)碼顯示器件所需要的輸出邏輯和一定的電流，這種譯碼器通常稱為七段譯碼顯示驅(qū)動(dòng)器電路， 本設(shè)計(jì)可選器件7447為譯碼驅(qū)動(dòng)電路。譯碼驅(qū)動(dòng)電路將計(jì)數(shù)器

5、輸出的8421bcd碼轉(zhuǎn)換為數(shù)碼管需要的邏輯狀態(tài)，并且為保證數(shù)碼管正常工作提供足夠的工作電流。4、數(shù)字鐘頂層電路設(shè)計(jì)首先按前面的設(shè)計(jì)方案進(jìn)行低層模塊的設(shè)計(jì)與編輯仿真，正確無誤后，即可將設(shè)計(jì)的低層模塊轉(zhuǎn)化為與之相對應(yīng)的元件符號，而后我們就可以用這些元件符號來設(shè)計(jì)數(shù)字鐘的頂層原理圖，如圖4所示。本設(shè)計(jì)中要仿真的對象為數(shù)字鐘，須設(shè)定一個(gè)1hz的輸入時(shí)鐘信號和一個(gè)校時(shí)脈沖set,模擬的設(shè)置開關(guān)信號mode的波形,為了能夠看到合適的仿真結(jié)果,假定網(wǎng)絡(luò)時(shí)間(girl size)為10.0ns，總模擬的時(shí)間（end time）為3ms。3、 軟件仿真1、60進(jìn)制計(jì)數(shù)器的仿真結(jié)果如下：60進(jìn)制計(jì)數(shù)器仿真波形圖

6、2、24進(jìn)制計(jì)數(shù)器仿真結(jié)果如下：24進(jìn)制計(jì)數(shù)器仿真波形圖3、數(shù)字鐘的頂層電路仿真結(jié)果如下：數(shù)字鐘的頂層電路波形仿真圖四、討論數(shù)字時(shí)鐘基于max+ plus ii設(shè)計(jì), 經(jīng)過軟件仿真并下載到硬件( 電子eda 實(shí)驗(yàn)開發(fā)系統(tǒng)) 實(shí)現(xiàn), 結(jié)果表明本設(shè)計(jì)是合理可行的,但是感覺很繁瑣，是不是可以考慮一種過程簡單一點(diǎn)的呢？通過查閱大量資料發(fā)現(xiàn)是可以的。其另一種設(shè)計(jì)思想及方法是以語言描述為主, 原理圖設(shè)計(jì)相結(jié)合。但是使用過多可能會(huì)導(dǎo)致編譯失敗。所以在設(shè)計(jì)的過程中，如何取舍是一個(gè)難題，本人認(rèn)為對于我這樣基礎(chǔ)不是很扎實(shí)的，采用前者是比較合理的。5、 參考文獻(xiàn)（1） 張輝宜， 數(shù)字邏輯 中國科學(xué)技術(shù)大學(xué)出版社（2） 廖裕評，陸瑞強(qiáng),cpld數(shù)字電路設(shè)計(jì)_使用 max+plus iim,北京:清華大學(xué)出版社6、 心得體會(huì) 通過這次課程設(shè)計(jì)，充分鍛