1、第 6 章主 存 儲 器本章講述：6.1 半導體存儲器的分類6.2 讀寫存儲器（RAM）6.3 現(xiàn)代RAM6.4 只讀存儲器（ROM）存儲器是信息存放的載體，是計算機系統(tǒng)的重要組成部分。有了存儲器計算機才有記憶功能，才能把要計算和處理的數(shù)據(jù)以及程序存入計算機，使計算機能夠脫離人的直接干預，自動地工作。顯然，存儲器的容量越大，存放的信息就越多，計算機系統(tǒng)的功能也就越強。在計算機中，大量的操作是CPU與存儲器交換信息。但是，存儲器的工作速度相對于CPU總是要低1至2個數(shù)量級。因此，存儲器的工作速度又是影響計算機系統(tǒng)數(shù)據(jù)處理速度的主要因素。 計算機系統(tǒng)對存儲器的要求是容量要大、存取速度要快，但容量大

2、、速度快與成本低是矛盾的，容量大、速度快必然使成本增加。為了使容量、速度與成本適當折衷，現(xiàn)代計算機系統(tǒng)都是采用多級存儲體系結構： 主存儲器(內存儲器)、輔助(外)存儲器以及網(wǎng)絡存儲器，如圖6-1所示。越靠近CPU的存儲器速度越快(存取時間短)而容量也越小。為了使主存儲器的速度能與CPU的速度匹配，目前在CPU與主存儲器之間還有一層稱為高速緩沖存儲器(Cache)。Cache容量較小，目前一般為幾百千字節(jié)(KB)，其工作速度幾乎與CPU相當。主存儲器（內存條）容量較大，目前一般為128MB或256MB，工作速度比Cache慢。但目前所用的SDRAM、DDR SDRAM和RDRAM性能已有了極大的

3、提高。外存儲器容量大，目前一般為幾十吉字節(jié)(GB)，但工作速度慢。這種多級存儲器體系結構，較好地解決了存儲容量要大，速度要快而成本又比較合理的矛盾。前兩種存儲器也稱為內存儲器，目前主要采用的是半導體存儲器。隨著大規(guī)模集成電路技術的發(fā)展，半導體存儲器的集成度大大提高，體積急劇減小，成本迅速降低。外部存儲器，目前主要是磁介質存儲器，其容量迅速提高，現(xiàn)在的主流是幾十GB的硬盤；其速度提高很快，成本也急劇下降，使磁介質存儲器成為微型計算機的主流外存儲器。另外，移動硬盤、只讀光盤、可擦除的光盤也迅速發(fā)展。 6.1 半導體存儲器的分類半導體存儲器從使用功能上劃分，可分為兩類： 讀寫存儲器RAM(Rando

4、m Access Memory)又稱為隨機存取存儲器；只讀存儲器ROM(Read Only Memory)。RAM主要用來存放各種現(xiàn)場的輸入輸出數(shù)據(jù)、中間計算結果、與外存交換的信息以及作為堆棧使用。它的存儲單元的內容按照需要既可以讀出，也可以寫入或改寫。而ROM的信息在使用時是不能改變的，也就是不可寫入的，它只能讀出，故一般用來存放固定的程序，如微型計算機的管理、監(jiān)控程序，匯編程序等，以及存放各種常數(shù)、函數(shù)表等。半導體存儲器的分類，可用圖6-2來表示。 6.1.1 RAM的種類在RAM中，又可以分為雙極型(Bipolar)和MOS RAM兩大類。1. 雙極型RAM的特點 存取速度高； 集成度較

5、低(與MOS相比)； 功耗大； 成本高。所以，雙極型RAM主要用在速度要求較高的微型計算機中或作為Cache。2. MOS RAM用MOS器件構成的RAM，又可分為靜態(tài)（Static)RAM(用SRAM表示)和動態(tài)(Dynamic)RAM(用DRAM表示)兩種。(1) 靜態(tài)RAM的特點 用由6管構成的觸發(fā)器作為基本存儲電路； 集成度高于雙極型但低于動態(tài)RAM； 不需要刷新，故可省去刷新電路； 功耗比雙極型的低，但比動態(tài)RAM高； 易于用電池作為后備電源(RAM的一個重大問題是當電源去掉后，RAM中的信息就會丟失，為了解決這個問題，就要求當交流電源掉電時，能自動地轉換到一個用電池供電的低壓后備電

6、源，以保持RAM中的信息)。 存取速度較動態(tài)RAM快。 (2) 動態(tài)RAM的特點 基本存儲電路用單管線路組成(靠電容存儲電荷)； 集成度高； 比靜態(tài)RAM的功耗更低； 價格比靜態(tài)便宜； 因動態(tài)存儲器靠電容來存儲信息，由于總是存在有泄漏電流，故要求刷新(再生)。典型的是要求每隔1ms刷新一遍。6.1.2 ROM的種類 1.掩模ROM早期的ROM由半導體廠商按照某種固定線路制造的，制造好以后就只能讀不能改變。這種ROM適用于批量生產(chǎn)的產(chǎn)品中，成本較低，但不適用于研究工作。2.可編程序的只讀存儲器PROM(Programmable ROM) 為了便于用戶根據(jù)自己的需要來寫ROM，就發(fā)展了一種PROM

7、，可由用戶對它進行編程，但這種ROM用戶只能寫一次，目前已不常用。3.可擦去的可編程只讀存儲器EPROM(Erasable PROM)為了適應科研工作的需要，希望ROM能根據(jù)需要寫，也希望能把已經(jīng)寫上去的內容擦去，然后再寫，且能改寫多次，于是就生產(chǎn)了這種EPROM。只讀存儲器電路比RAM電路簡單，故集成度更高，成本更低。而且有一重大優(yōu)點就是當電源去掉以后，它的信息是不丟失的。所以，在計算機中盡可能地把一些管理、監(jiān)控程序(Monitor )，操作系統(tǒng)的基本輸入輸出程序(BIOS)，匯編程序，以及各種典型的程序(如調試、診斷程序等)放在ROM中。隨著應用的發(fā)展，ROM也在不斷發(fā)展，目前常用的還有電

8、可擦除的可編程ROM以及新一代可擦除ROM(如閃爍存儲器)等。 6.2 讀寫存儲器（RAM）6.2.1 基本存儲電路 基本存儲電路是組成存儲器的基礎和核心，它用來存儲一位二進制信息： “0”或“1”。在MOS存儲器中，基本存儲電路分為靜態(tài)存儲電路和動態(tài)存儲電路兩大類。1. 六管靜態(tài)存儲電路靜態(tài)存儲電路是由兩個增強型的NMOS反相器交叉耦合而成的觸發(fā)器，如圖6-3(a)所示。 其中T1、T2為控制管，T3、T4為負載管。這個電路具有兩個不同的穩(wěn)定狀態(tài)： 若T1截止則A=“1”(高電平)，它使T2開啟，于是B=“0”(低電平)而B=“0”又保證了T1截止。所以，這種狀態(tài)是穩(wěn)定的。同樣，T1導電，T

9、2截止的狀態(tài)也是互相保證而穩(wěn)定的。因此，可以用這兩種不同狀態(tài)分別表示“1”或“0”。當把觸發(fā)器作為存儲電路時，就要能控制是否被選中。這樣，就形成了圖6-3(b)所示的六管基本存儲電路。當X的譯碼輸出線為高電平時，則T5、T6管導通，A、B端就與位線D0和D0#相連；當這個電路被選中時，相應的Y譯碼輸出也是高電平，故T7、T8管(它們是一列公用的)也是導通的，于是D0和D0#(這是存儲器內部的位線)就與輸入輸出電路I/O及I/O#(這是指存儲器外部的數(shù)據(jù)線)相通。 當寫入時，寫入信號自I/O和I/O#線輸入，如要寫“1”則I/O線為“1”，而I/O#線為“0”。它們通過T7、T8管以及T5、T6

10、管分別與A端和B端相連，使A=“1”，B=“0”，就強迫T2管導通，T1管截止，相當于把輸入電荷存儲于T1和T2管的柵極。當輸入信號以及地址選擇信號消失后，T5、T6、T7、T8都截止，由于存儲單元有電源和兩負載管，可以不斷地向柵極補充電荷，所以靠兩個反相器的交叉控制，只要不掉電就能保持寫入的信號“1”，而不用再生(刷新)。若要寫入“0”，則I/O線為“0”，而I/O#線為“1”，使T1導通，而T2截止，同樣寫入的“0”信號也可以保持住，一直到寫入新的信號為止。 在讀出時，只要某一電路被選中，相應的T5、T6導通，A點和B點與位線D0和D0#相通，且T7、T8也導通，故存儲電路的信號被送至I/

11、O與I/O#線上。讀出時可以把I/O與I/O#線接到一個差動放大器，由其電流方向即可判定存儲單元的信息是“1”還是“0”；也可以只有一個輸出端接到外部，以其有無電流通過而判定所存儲的信息。這種存儲電路，它的讀出是非破壞性的，即信息在讀出后仍保留在存儲電路內。 2. 單管存儲電路單管存儲電路如圖6-4所示。它是由一個管子T1和一個電容C構成。寫入時，字選擇線為“1”，T1管導通，寫入信號由位線(數(shù)據(jù)線)存入電容C中；在讀出時，選擇線為“1”，存儲在電容C上的電荷，通過T1輸出到數(shù)據(jù)線上，通過讀出放大器即可得到存儲信息。為了節(jié)省面積，這種單管存儲電路的電容不可能做得很大，一般都比數(shù)據(jù)線上的分布電容

12、Cd小，因此，每次讀出后，存儲內容就被破壞，要保存原先的信息必須采取恢復措施。6.2.2 RAM的結構一個基本存儲電路表示一個二進制位，目前微型計算機的通常容量為128MB或256MB，故需要 128M8或256M8個基本存儲電路，因而存儲器是由大量的存儲電路組成的。這些存儲電路必須有規(guī)則地組合起來，這就是存儲體。為了區(qū)別不同的存儲單元，就給它們各起一個號地址。所以，我們是以地址號來選擇不同的存儲單元的。于是，在電路中就要有地址寄存器和地址譯碼器用來選擇所需要的單元。另外，選擇時往往還要有驅動電路，讀出的信息還要有放大等。總之，在存儲器中除了存儲體外，還要有相應的外圍電路。一個典型的RAM的示

13、意圖如圖6-5所示。1. 存儲體在較大容量的存儲器中，往往把各個字的同一位組織在一個片中。例如圖6-5中的10241位，它是1024個字的同一位；40961位，則是4096個字的同一位。由這樣的8個芯片則可組成 10248位或40968位存儲體。同一位的這些字通常排成矩陣的形式。如 3232=1024，或6464=4096。由X選擇線行線和Y選擇線列線的重疊來選擇所需要的存儲單元。 這樣做可以節(jié)省譯碼和驅動電路。就拿10241位來說，若不采用矩陣的辦法，則譯碼輸出線就需要有1024條；在采用X、Y譯碼驅動時，則只需要32+32=64條。如果存儲容量較小，也可把RAM芯片的單元陣列直接排成所需要

14、位數(shù)的形式。這時每一條X選擇線代表一個字，而每一條Y線代表字中的一位，所以習慣上就把X選擇線稱為字線，而Y選擇線稱為位線。2. 外圍電路一個存儲器除了由基本存儲電路構成的存儲體外，還有許多外圍電路，通常有： (1) 地址譯碼器存儲單元是按地址來選擇的，如內存為64KB，則地址信息為16位(216=64K)，CPU要選擇某一單元就在地址總線上輸出此單元的地址信號給存儲器，存儲器就必須對地址信號經(jīng)過譯碼，用以選擇需要訪問的單元。(2) I/O電路它處于數(shù)據(jù)總線和被選用的單元之間，用以控制被選中的單元的讀出或寫入，并具有放大信息的作用。(3) 片選控制端CS#(Chip Select)目前每一片的存

15、儲容量終究還是有限的，所以，一個存儲體總還是要由一定數(shù)量的芯片組成。在地址選擇時，首先要選片，用地址譯碼器輸出和一些控制信號(如IO/M#)形成選片信號，只有當CS#有效選中某一片時，此片所連的地址線才有效，才能對這一片上的存儲單元進行讀或寫的操作。(4) 集電極開路或三態(tài)輸出緩沖器為了擴展存儲器的字數(shù)，常需將幾片RAM的數(shù)據(jù)線并聯(lián)使用；或與雙向的數(shù)據(jù)總線相接。這就需要用到集電極開路或三態(tài)輸出緩沖器。此外，在有些RAM中為了節(jié)省功耗，采用浮動電源控制電路，對未選中的單元降低電源電壓，使其還能維持信息，這樣可降低平均功耗；在動態(tài)MOS RAM中，還有預充、刷新等方面的控制電路。3. 地址譯碼的方

16、式地址譯碼有兩種方式： 一種是單譯碼方式或稱字結構，適用于小容量存儲器中；另一種是雙譯碼，或稱復合譯碼結構。(1) 單譯碼方式在單譯碼結構中，字線選擇某個字的所有位，圖6-6是一種單譯碼結構的存儲器，它是一個16字4位的存儲器，共有64個基本電路。把它排成16行4列，每一行對應一個字，每一列對應其中的一位。所以，每一行(四個基本電路)的選擇線是公共的；每一列(16個電路)的數(shù)據(jù)線也是公共的。存儲電路可采用上述的六管靜態(tài)存儲電路。數(shù)據(jù)線通過讀、寫控制電路與數(shù)據(jù)輸入(即寫入)端或數(shù)據(jù)輸出(即輸出)端相連，根據(jù)讀、寫控制信號，對被選中的單元進行讀出或寫入。因是16個字，故地址譯碼器輸入線四根A0、A

17、1、A2、A3，可以給出24=16個狀態(tài)，分別控制16條字選擇線。若地址信息為0000，則選中第一條字線；若地址信息為1111，則選中第16條字線。(2) 雙譯碼方式采用雙譯碼方式，可以減少選擇線的數(shù)目。在雙譯碼結構中，地址譯碼器分成兩個。若每一個有n/2個輸入端，它可以有2n/2個輸出狀態(tài)，兩個地址譯碼器就共有2n/2 2n/2 =2n個輸出狀態(tài)。而譯碼輸出線卻只有2n/2 + 2n/2 =2 2n/2 根。若n=10，雙譯碼的輸出狀態(tài)為210=1024個，而譯碼線卻只要225=64根。但在單譯碼結構中卻需要1024根選擇線。采用雙譯碼結構的10241的電路，如圖6-7所示。 其中的存儲電路

18、可采用六管靜態(tài)存儲電路。1024個字排成3232的矩陣需要10根地址線A0A9，一分為二，A0A4輸入至X譯碼器，它輸出32條選擇線分別選擇132行；A5A9輸至Y譯碼器，它也輸出32條選擇線，分別選擇132列控制各列的位線控制門。若輸入地址為0000000000，X方向由A0A4譯碼選中了第一行，則X1為高電平，因而其控制的1，1、1，2、1，32等32個存儲電路分別與各自的位線相連，但能否與輸入輸出線相連，還要受各列的位線控制門控制。在A5A9全為0時，Y1輸出為“1”選中第一列，第一列的位線控制門打開。故雙向譯碼的結果選中了1，1這一個電路。 6.2.3 RAM與CPU的連接在微型計算機

19、中，CPU對存儲器進行讀寫操作，首先要由地址總線給出地址信號，然后要發(fā)出相應的是讀還是寫的控制信號，最后才能在數(shù)據(jù)總線上進行信息交流。所以，RAM與CPU的連接，主要有以下三個部分： (1) 地址線的連接；(2) 數(shù)據(jù)線的連接；(3) 控制線的連接。在連接中要考慮的問題有以下幾個方面： (1) CPU總線的負載能力CPU在設計時，一般輸出線的直流負載能力為帶一個TTL負載。現(xiàn)存儲器都為MOS電路，直流負載很小，主要的負載是電容負載，故在小型系統(tǒng)中，CPU是可以直接與存儲器相連的，而在較大的系統(tǒng)中，需要時就要加上緩沖器，由緩沖器的輸出再帶負載。(2) CPU的時序和存儲器的存取速度之間的配合問題

20、CPU在取指和存儲器讀或寫操作時，是有固定時序的，就要由這來確定對存儲器的存取速度的要求?；蛟诖鎯ζ饕呀?jīng)確定的情況下，考慮是否需要TW周期，以及如何實現(xiàn)。 (3) 存儲器的地址分配和選片問題內存通常分為RAM和ROM兩大部分，而RAM又分為系統(tǒng)區(qū)(即機器的監(jiān)控程序或操作系統(tǒng)占用的區(qū)域)和用戶區(qū)，用戶區(qū)又要分成數(shù)據(jù)區(qū)和程序區(qū)。所以內存的地址分配是一個重要的問題。另外，目前生產(chǎn)的存儲器，單片的容量仍然是有限的，所以總是要由許多片才能組成一個存儲器，這就存在一個如何產(chǎn)生選片信號的問題。(4) 控制信號的連接CPU在與存儲器交換信息時，有以下幾個控制信號(對8086來說)： IO/M#，RD#，WR#

21、以及READY（或WAIT#）信號。要考慮這些信號如何與存儲器要求的控制信號相連，以實現(xiàn)所需的控制作用。 3. 存儲器的讀周期存取時間是存儲器的一個重要指標。存儲器讀周期的典型波形和Intel 2114的參數(shù)示于圖6-16中。從圖6-16可以看到，要實現(xiàn)存儲器讀必須要CS#為低(有效)，WE#為高(表示讀)。只要給出地址信號經(jīng)過了一段時間tA后(若此時輸出三態(tài)門是打開的)，讀的數(shù)據(jù)就會出現(xiàn)在外部數(shù)據(jù)線上了。所以，這段時間稱為讀取時間。對于2114-2最多只要200ns。但是，數(shù)據(jù)能否送到外部數(shù)據(jù)總線上，還取決于選片信號CS#。而從CS#有效到內部的數(shù)據(jù)能在數(shù)據(jù)線上穩(wěn)定的時間為tCO，2114-

22、2最大為60ns。所以，存儲器讀周期，只有在地址有效起經(jīng)過tA時間以后；而且是從片選有效起經(jīng)過tCO時間以后，數(shù)據(jù)才穩(wěn)定輸出，這兩者必須同時具備。所以，數(shù)據(jù)讀出時間取決于這兩者中的長的時間。通常取決于tA。 讀周期與讀取時間是兩個不同的概念。讀周期是表示該芯片進行兩次連續(xù)的讀操作必須間隔的時間。故它總是大于或等于讀取時間。有了存儲器芯片的時序，就可以分析CPU時序與存儲器讀寫時序的配合。必要時要設計產(chǎn)生READY信號的電路，以插入必須的TW周期。 6.2.4 64Kb動態(tài)RAM存儲器從使用的角度看，要求RAM的容量越來越大；而超大規(guī)模集成電路技術的發(fā)展，也使大容量的RAM成為可能。為了便于說明

23、以64K1位的芯片為例，雖然，這樣的芯片在桌面機中已很少使用，但其內部結構仍具有典型性（64MB、128MB、256MB的芯片其工作原理與64KB的是一樣的）。1. Intel 2164A的結構其引腳圖和邏輯符號如圖6-21所示。每一片的容量為64Kb1位，即片內共有64K(65536)個地址單元，每個地址單元一位數(shù)據(jù)。用8片Intel 2164A就可以構成64KB的存儲器。片內要尋址64K，則需要16條地址線，為了減少封裝引線，地址線分為兩部分： 行地址與列地址。 芯片的地址引線只要8條，內部設有地址鎖存器，利用多路開關，由行地址選通信號RAS#(Row Address Strobe)，把先

24、送至的8位地址，送至行地址鎖存器。由隨后出現(xiàn)的列地址選通信號CAS#(Column Address Strobe)把后出現(xiàn)的8位地址送至列地址鎖存器。這8條地址線也用于刷新(刷新時地址計數(shù)，實現(xiàn)一行一行地刷新)。Intel 2164A的內部結構示意圖見圖6-22。 64Kb存儲體由4個128128的存儲矩陣構成。每個128128的存儲矩陣，有7條行地址和7條列地址線進行選擇。7條行地址經(jīng)過譯碼產(chǎn)生128條選擇線，分別選擇128行；7條列地址線經(jīng)過譯碼也產(chǎn)生128條選擇線，分別選擇128列。 鎖存在行地址鎖存器中7位行地址RA6RA0同時加到4個存儲矩陣上，在每個矩陣中都選中一行，則共有512個

25、存儲電路被選中，它們存放的信息被選通至512個讀出放大器，經(jīng)過鑒別、鎖存和重寫。鎖存在列地址鎖存器中的7位列地址CA6CA0(地址總線上的A14A8)，在每個存儲矩陣中選中一列。最后經(jīng)過1 4 I/O門電路(由RA6與CA6控制)選中一個單元，可以對這個單元進行讀寫。數(shù)據(jù)的輸入和輸出是分開的，由WE#信號控制讀寫。當WE#為高時，實現(xiàn)讀出，選中單元的內容經(jīng)過輸出緩沖器(三態(tài)緩沖器)在DOUT引腳上讀出。當WE#有效(低電平)時，實現(xiàn)寫入，DIN引腳上的信號經(jīng)過輸入緩沖器(三態(tài)緩沖器)對選中單元進行寫入。Intel 2164A只有一個控制信號端WE#，而沒有另外的選片信號CS。 6.4 只讀存儲

26、器(ROM)6.4.1 掩模只讀存儲器 掩模只讀存儲器由制造廠做成，用戶不能進行修改。這類ROM可由二極管、雙極型晶體管或MOS電路構成，但工作原理是類似的。1. 字譯碼結構圖6-31是一個簡單的44位的MOS ROM，采用字譯碼方式，兩位地址輸入，經(jīng)譯碼后，輸出四條選擇線，每一條選中一個字，位線輸出即為這個字的各位。在圖示的存儲矩陣中，有的列是連有管子的，有的列沒有連管子，這是在制造時由二次光刻版的圖形(掩模)所決定的，所以把它叫作掩模式ROM。 在圖6-31中，若地址信號為00，選中第一條字線，則它的輸出為高電平。若有管子與其相連如位線1和位線4，則相應的MOS管導電，于是位線輸出為“0”

27、；而位線2與位線3沒有管子與字線相連，則輸出為“1”(實際輸出到數(shù)據(jù)總線上去是“1”還是“0”，取決于在輸出線上有無反相)。由此可見，當某一字線被選中時，連有管子的位線輸出為“0”(或“1”)；而沒有管子相連的位線，輸出為“1”(或“0”)。故存儲矩陣的內容取決于制造工藝，而一旦制造好以后，用戶是無法變更的。從圖中也可看到ROM有一個很重要的特點是： 它所存儲的信息不是易失的，即當電源掉電后又上電時，存儲信息是不變的。 2. 復合譯碼結構圖6-32是一個10241位的MOS ROM電路。10條地址信號線分成兩組，分別經(jīng)過X和Y譯碼，各產(chǎn)生32條選擇線。X譯碼輸出選中某一行，但在這一行中，哪一個

28、能輸出與I/O電路相連，還取決于列譯碼輸出，故每次只選中一個單元。8個這樣的電路，它們的地址線并聯(lián)，則可得到8位信號輸出。 6.4.2 可擦除的可編程序只讀存儲器EPROM 基本存儲電路為了便于用戶根據(jù)需要來確定ROM的存儲內容，以便在研究工作中，試驗各種ROM方案(即可由用戶改變ROM所存的內容)，在20世紀70年代初就發(fā)展產(chǎn)生了一種EPROM(Erasable Programmable ROM)電路。它的一個基本電路如圖6-33所示。 它與普通的P溝道增強型MOS電路相似，在N型的基片上生產(chǎn)了兩個高濃度的P型區(qū)，它們通過歐姆接觸，分別引出源極(S)和漏極(D)，在S和D之間有一個由多晶硅做

29、的柵極，但它是浮空的，被絕緣物SiO2所包圍。在制造好時，硅柵上沒有電荷，則管子內沒有導電溝道，D和S之間是不導電的。當把EPROM管子用于存儲矩陣時，一個基本存儲電路如圖6-33(b)所示。 則這樣電路所組成的存儲矩陣輸出為全1(或0)。要寫入時，則在D和基片(也即S)之間加上25V的高壓，另外加上編程序脈沖(其寬度約為50ms)，所選中的單元在這個電源作用下，D和S之間被瞬時擊穿，就會有電子通過絕緣層注入到硅柵，當高電源去除后，因為硅柵被絕緣層包圍，故注入的電子無處泄漏走，硅柵就為負，于是就形成了導電溝道，從而使EPROM單元導通，輸出為“0”(或“1”)。 由這樣的EPROM存儲電路做成

30、的芯片的上方有一個石英玻璃的窗口，當用紫外線通過這個窗口照射時，所有電路中的浮空晶柵上的電荷會形成光電流泄漏，使電路恢復起始狀態(tài)，從而把寫入的信號擦去。這樣經(jīng)過照射后的EPROM就可以實現(xiàn)重寫。由于寫的過程是很慢的，所以，這樣的電路在使用時，仍是作為只讀存儲器使用的。 2. 一個EPROM的例子Intel 2716是一個16Kb(2K8位)的EPROM，它只要求單一的5V電源。它的引腳及內部方框圖見圖6-34。因容量是2K8位，故用11條地址線，七條用于X譯碼，以選擇128行中的一行，8位輸出均有緩沖器。它的讀出周期的波形以及主要參數(shù)見圖6-35。讀周期是十分簡單的，由地址有效開始，經(jīng)時間tA

31、CC后，所選中單元的內容就可由存儲矩陣讀出，但能否輸出至外部數(shù)據(jù)總線，還取決于選片信號CE#和輸出允許信號OE#。時序中規(guī)定，必須從CE#有效經(jīng)過時間tCE以及從OE#有效經(jīng)過時間tOE，芯片的輸出三態(tài)門才能完全打開，數(shù)據(jù)才能送至數(shù)據(jù)總線上。故要保證自地址有效后經(jīng)tACC數(shù)據(jù)能輸出，則輸出信號必須在數(shù)據(jù)有效前tCE時間，輸出允許信號在數(shù)據(jù)有效前tOE時間有效。 4. 電可擦除的可編程序的ROM即E2PROM(Electrically Erasable Programmable ROM)一個E2PROM管子的結構示意圖如圖6-41所示。它的工作原理與EPROM類似，當浮空柵上沒有電荷時，管子的漏極和源之間不導電，若設法使浮空柵帶上電荷，則管子就導通。在E2PROM中使浮空柵帶上電荷和消去電荷的方法與EPROM中是不同的。 在E2PROM中漏極上面增加了一個隧道二極管，它在第二柵與漏極之間的電壓UG的作用下(在電場的作用下)，可以使電荷通過它流向浮空柵(即起編程作用)；若UG的極性相反也可以使電荷從浮空柵流向漏極(起擦除作用)。而編程與擦除所用的電流是極小的，可用極普通的電源供給UG。E2PROM的另一個優(yōu)點是擦除可以按字節(jié)分別進