場效應(yīng)管FET的學(xué)習(xí)材料第1頁/共66頁1.1MOSFET的基本知識(shí)第2頁/共66頁1.1.1概述

場效應(yīng)管是一種利用電場效應(yīng)來控制其電流大小的半導(dǎo)體器件。這種器件不僅兼有體積小、重量輕、耗電省、封裝外型腳數(shù)少、散熱好、壽命長等特點(diǎn)，而且還有輸入阻抗高、噪聲低、熱穩(wěn)定性好、抗輻射能力強(qiáng)和制造工藝簡單,存在零溫度系數(shù)工作點(diǎn)等優(yōu)點(diǎn)，因而大大地?cái)U(kuò)展了它的應(yīng)用范圍，特別是在大規(guī)模和超大規(guī)模集成電路得到了廣泛的應(yīng)用。

根據(jù)結(jié)構(gòu)的不同，場效應(yīng)管可分為兩大類：結(jié)型場效應(yīng)管（JFET）和金屬-氧化物-半導(dǎo)體場效應(yīng)管（MOSFET）。

第3頁/共66頁

然而由于場效應(yīng)管輸入阻抗很高，柵極的感應(yīng)電荷不易瀉放，且二氧化硅絕緣層很薄，柵極與襯底間的等效電容很小感應(yīng)產(chǎn)生的少量電荷即可形成很高的電壓，容易擊穿二氧化硅絕緣層而損壞管子。存放管子時(shí)應(yīng)將柵極和源極短接在一起，避免柵極懸空。進(jìn)行焊接時(shí)烙鐵外殼應(yīng)接地良好，防止因烙鐵漏電而將管子擊穿。本文從場效應(yīng)管的結(jié)構(gòu)、特性出發(fā)，闡述其工作原理、應(yīng)用、失效條件、以及Derating測試參數(shù)、測試方法。第4頁/共66頁2.1.分類、命名、標(biāo)識(shí)、結(jié)構(gòu)第5頁/共66頁2.1.1按結(jié)構(gòu)分，有兩類

1.結(jié)型JFET(JunctiontypeFieldEffectTransistor)

利用半導(dǎo)體內(nèi)的電場效應(yīng)進(jìn)行工作，也稱為體內(nèi)場效應(yīng)器件。

a：JFET的概念圖b:JFET的符號(hào)門極的箭頭指向?yàn)閜指向n方向，分別表示內(nèi)向?yàn)閚溝道JFET，外向?yàn)閜溝道JFET。第6頁/共66頁2.絕緣柵型IGFET(InsulatedGateFieldEffectTransistor)

也稱金屬氧化物半導(dǎo)體三極管MOSFET

（MetalOxideSemiconductorFET）根據(jù)Vgs＝0V時(shí)是否有導(dǎo)電溝道MOS管又分為：

N溝道增強(qiáng)型

N溝道耗盡型

P溝道增強(qiáng)型

P溝道耗盡型如圖增強(qiáng)型MOS管（N型及P型導(dǎo)電通道）各種結(jié)構(gòu)的FET均有門極、源極、漏極3個(gè)端子，將這些與雙極性晶體管的各端子對應(yīng)如下表所示。根據(jù)JFET、MOSFET的通道部分的半導(dǎo)體是p型或是n型分別有p溝道元件，n溝道元件兩種類型FET雙極性晶體管漏極集電極柵極基極源極發(fā)射極JFET是利用PN結(jié)反向電壓對耗盡層厚度的控制，來改變導(dǎo)電溝道的寬窄，從而控制漏極電流的大小。而MOSFET則是利用柵源電壓的大小，來改變半導(dǎo)體表面的感生電荷的多少，從而控制柵源極電流的大小。第7頁/共66頁3.1相關(guān)制程及工藝第8頁/共66頁一、半導(dǎo)體制造技術(shù)從大的方面可以分為：設(shè)計(jì)芯片工藝封裝工序具體制造流程如下：完成功能設(shè)計(jì)和電路設(shè)計(jì)以后，用圖形化的掩模版圖在硅基片上形成該圖形（常稱圖形轉(zhuǎn)移），由氧化、擴(kuò)散、光刻、腐蝕、離子注入、CVD（ChemicalVaporDeposition化學(xué)氣相沈淀）和金屬化等技術(shù)的組合，形成硅片工序，從而制成LSI芯片。然后，經(jīng)過劃片、裝配、鍵合和塑封（或殼裝）等組裝工序并作封閉檢驗(yàn)之后，硅LSI就完成了。第9頁/共66頁制造工藝流程圖功能、系統(tǒng)設(shè)計(jì)、邏輯設(shè)計(jì)掩模版制作工藝硅片工藝劃片裝配鍵合塑封/管殼封氧化、擴(kuò)散光刻腐蝕CVD金屬化系統(tǒng)設(shè)計(jì)、邏輯設(shè)計(jì)電路設(shè)計(jì)、版圖設(shè)計(jì)組裝工藝?yán)瓎尉衅杵心伖庵谱餮谀Ｔ嬷谱鞴饪贪?/p>

硅片材料工程產(chǎn)品檢驗(yàn)可靠性試驗(yàn)檢驗(yàn)工程成品第10頁/共66頁摻雜圖形生成薄膜生成擴(kuò)散離子注入光刻腐蝕CVD金屬化氧化芯片工藝第11頁/共66頁

從工作任務(wù)來分，可以將芯片工藝歸納為摻雜、圖形生成和薄膜生成三類：1、摻雜依靠擴(kuò)散或離子注入實(shí)現(xiàn)，它是通過控制進(jìn)入硅基片的雜質(zhì)類型、濃度、進(jìn)入?yún)^(qū)域等因素以形成元件和正常工作的器件的基本工藝。2、圖形生成是為了進(jìn)行選擇性元件形成和配置、元件隔離、元件間布線的圖形加工技術(shù)。包含光刻和腐蝕技術(shù)。3、薄膜的生成除了形成硅表面保護(hù)膜、開頭控制柵膜、層間絕緣膜、元件間隔離等的熱氧化膜的氧化之外，還包括形成氮化硅膜、多晶硅膜的CVD、金屬布線用的金屬濺射等。這些基本工藝間的關(guān)系是，將光刻、腐蝕多次插入循環(huán)往復(fù)地進(jìn)行著的擴(kuò)散、離子注入、氧化、CVD和濺射等工序之間。第12頁/共66頁二、工序簡介

氧化：[將硅片放置在高溫氧氣氣氛中進(jìn)行的工序。方法有：在水蒸汽中進(jìn)行加熱的濕氧氧化和在氧化氣氛中加熱的干氧化兩種方法]是使硅原子與氧結(jié)合，成為SiO2，即變成硅氧化物。元件隔離：為防止元件之間的相互干擾，可以采取生成具有一定厚度和距離的選擇性氧化膜來實(shí)現(xiàn)。柵氧化膜：是MOS的基本結(jié)構(gòu)，即形成金屬-氧化膜-硅MOS結(jié)構(gòu)的氧化膜層。這層氧化膜的質(zhì)量密切關(guān)系到MOS晶體管的特性和可靠性，被稱為晶體管的心臟。如今，氧化膜有阻擋離子注入、氣相擴(kuò)散等雜質(zhì)擴(kuò)散的掩模作用，也可以靈活地用作對必要的區(qū)域選擇性摻雜的掩蔽材料。第13頁/共66頁擴(kuò)散：指雜質(zhì)從濃度高處向低處流動(dòng)（擴(kuò)散）所引起的現(xiàn)象。擴(kuò)散由雜質(zhì)、溫度、物質(zhì)決定的擴(kuò)散系數(shù)來規(guī)定。一般，硅片工藝中作為摻雜原子的常用磷（P）、砷（As）、硼（B）。向硅片擴(kuò)散磷、砷雜質(zhì)時(shí)，可使硅片成為n型，而擴(kuò)散硼質(zhì)質(zhì)時(shí)，將成為p型。第14頁/共66頁三、關(guān)鍵原材料檢驗(yàn)規(guī)程簡介芯片包裝、外觀、電參數(shù)判定標(biāo)準(zhǔn):1、芯片的包裝盒無破損，芯片之間應(yīng)有隔離。2、芯片的面積要求≥1/3的圓片，不變形。3、芯片表面有鈍化膜，無脫落，無一條以上的劃傷線或裂紋線，無兩個(gè)小圓圈以上的水跡。壓焊電極鋁層無嚴(yán)重發(fā)黃。4、芯片背面金屬化層不發(fā)黑和無三條以上的擦傷線。5、電參數(shù)允許有二只不符合規(guī)范值的管芯，允許有二只HFE、gm輸出特性為小電流復(fù)合的管芯。測試VCEO/VDSS時(shí)允許有二只擊穿點(diǎn)大于規(guī)范值。而擊穿特性不符合≤1.3格要求的管芯(1.3格為圖示儀的一大格三小格)。VCEO/VDSS擊穿特性的檢查都用IC/ID-500uA條件。第15頁/共66頁金絲1、外觀2、抗拉強(qiáng)度判定標(biāo)準(zhǔn)：1、金絲粗細(xì)均勻，不應(yīng)有凹凸點(diǎn).2、金絲表面干凈無污物,無霉點(diǎn).3、金絲繞線緊湊,排列整齊、無松動(dòng)，出線順暢。4、在壓焊機(jī)上進(jìn)行壓焊，金絲承受的拉力應(yīng)符合：(φ20μm金絲：≥23mN)、(Φ23、25.4μm金絲：≥29mN)、(Φ30μm金絲：≥39mN)、(Φ50μm金絲：≥100mN)第16頁/共66頁塑料1、型號(hào)、產(chǎn)地、貯存期2、工藝試用判定標(biāo)準(zhǔn)：1、型號(hào)、產(chǎn)地與材料清單相符，且在貯存期內(nèi)。2、塑封料應(yīng)符合塑封工藝要求，塑封后產(chǎn)品的塑料部分應(yīng)有良好的光澤。3、試封出來的管子在高壓鍋內(nèi)作高壓蒸煮試驗(yàn)，時(shí)間為8小時(shí)，壓力為0.11～0.13Mpa，溫度為121～124℃。試驗(yàn)后取出管子，在常態(tài)下恢復(fù)4小時(shí)，測試hFE和ICBO參數(shù)，HFE允許有±20%的變化，ICBO不超過試驗(yàn)前的2倍。第17頁/共66頁框架1、外觀2、粘片、壓焊面、3、尺寸4、可焊性判定標(biāo)準(zhǔn)：1、框架片鍍銀面應(yīng)光亮、不發(fā)灰、不發(fā)黃。2、框架片放在玻璃平面上應(yīng)平直，不歪扭、不翹起。粘片和壓焊部位應(yīng)平整不歪扭。3、經(jīng)粘片和壓焊工序后銀層不起泡。4、芯片與框架片之間的推力為≥784mN。5、金絲壓焊后的壓點(diǎn)拉力應(yīng)符合：(φ20μm金絲：≥23mN)、(Φ23、25.4μm金絲：≥29mN)、(Φ30μm金絲：≥39mN)、(Φ50μm金絲：≥100mN)。6、框架片在塑封時(shí)不漏膠、不踩片。7、上錫后的引腳均勻光亮，用焊槽法檢驗(yàn)其可焊性，浸潤良好面積大于95%。第18頁/共66頁四、微電子封裝技術(shù)1、芯片粘接方法(1)Au-Si合金共熔法：芯片背面要淀積Au層，所固定的基板上也要有金屬化層（一般為Au或Pd-Ag）。因?yàn)樵诩s370℃時(shí)Au和Si有共熔點(diǎn)，該溫度下Au和Si的比例為69：31。（2）Pb-Sn合金片焊接法：芯片背面用Au層或Ni層均可，基板導(dǎo)體除Au、Pd-Ag外，也可以是Cu；也應(yīng)在保護(hù)氣氛爐中燒結(jié)，燒結(jié)溫度視Pb-Sn合金片的成分而定。這是使Pb-Sn合金片熔后各金屬間的焊接。（3）導(dǎo)電膠粘接法：導(dǎo)電膠是含銀而具有良好導(dǎo)熱、導(dǎo)電性能的環(huán)氧樹脂。這種方法不要求芯片背面和基板具有金屬化層，芯片粘接后，采用導(dǎo)電膠固化要求的溫度和時(shí)間進(jìn)行固化。可在潔凈的烘箱中完成固化，操作起來簡便。上述三種方法均適用于晶體管或小尺寸的IC。（4）有機(jī)樹脂基粘接法：對于各種大尺寸的IC，只要求芯片與基板粘接牢固即可。有機(jī)樹脂基的配方應(yīng)當(dāng)是低應(yīng)力的，對于粘接有敏感受性的IC芯片（如各類存儲(chǔ)器），有機(jī)樹脂基及填料還必須去除a粒子，以免粘接后的IC芯片在工作時(shí)誤動(dòng)作。注意：各類有機(jī)粘接劑都是高分子材料，均需經(jīng)過硫化或固化，達(dá)到高分子間的交聯(lián)。在此過程中，往往要產(chǎn)生一些低分子揮發(fā)物，要令其揮發(fā)掉。產(chǎn)生的揮發(fā)物隨溫度的高低和時(shí)間的長短而有所不同。為使其反應(yīng)充分，又不讓揮發(fā)物大量聚集，產(chǎn)生氣泡，或因揮發(fā)物急劇逸出，開成許多固化后的通道，造成粘接面積大大減小，粘接力大為減低，以致給產(chǎn)品的可靠性帶來巨大危害，因此，各類有機(jī)粘接劑應(yīng)按照室溫、中低溫、高溫、恒溫、自然降溫的合適溫度梯度和時(shí)間順序進(jìn)行固化。這樣均勻地固化，還可減小固化應(yīng)力。此外，高分子化合物都有隨時(shí)間自動(dòng)降解的作用，溫度越低，自動(dòng)降解越弱。因此，各類粘接劑一般都有儲(chǔ)存使用的有效期。第19頁/共66頁2、芯片互連技術(shù)芯片互連技術(shù)主要有（1）引線鍵合（WireBonding，簡稱WB）：熱壓焊、超聲焊和熱壓超聲焊（金絲球焊）。WB焊接靈活方便，焊點(diǎn)強(qiáng)度高，通常能滿足70um以上芯片焊區(qū)尺寸和節(jié)距的焊接需要。（2）載帶自動(dòng)焊（TapeAutomatedBonding，簡稱TAB）：單層帶、雙層帶、三層帶和雙金屬帶幾種。TAB的綜合比WB優(yōu)越，特別是具有雙層或三層載帶的TAB不公能實(shí)現(xiàn)自動(dòng)焊接，且對芯片可預(yù)先篩選、測試，使所有安裝的TAB芯片全是好的，這對提高裝成品率、提高可靠性和降低成本均有好處。倒裝焊（FlipChipBonding，簡稱FCB）：是芯片面朝下、將芯片焊區(qū)與基板焊區(qū)直接互邊的技術(shù)。綜合性能最好。在微電子封裝中，半導(dǎo)體器件的失效約有1/4~1/3是由芯片互連引起的，故芯片互邊對器件長期使用的可靠性影響很大。在傳統(tǒng)的WB中，互連引起的失效主要表現(xiàn)為：引線過長，與裸芯片易搭接短路，燒毀芯片；壓焊過重，引線過分變形，損傷引線，容易造成壓焊處斷裂；壓焊過輕，或芯片焊區(qū)表面太臟，導(dǎo)致虛焊，壓焊點(diǎn)易于脫落；壓焊點(diǎn)壓偏，或因此鍵合強(qiáng)度大為減小，或造成壓焊點(diǎn)間距過小而易于短路；此外，壓點(diǎn)處留絲過長，引線過緊、過松等，均易引起器件過早失效。在TAB和FCB中也存在WB中的部分失效問題，同時(shí)也有它們自身的特殊問題，如由于芯片凸點(diǎn)形變不一致，從而造成各焊點(diǎn)的鍵合強(qiáng)度有高有低；由于凸點(diǎn)過低，使集中于焊點(diǎn)周圍的熱應(yīng)力過大，而易造成鈍化層開裂；面陣凸點(diǎn)FCB時(shí)，由于與基板不區(qū)配，芯片的焊點(diǎn)應(yīng)力由中心向周邊逐次升高，輕者可引起封裝基板變形，重者可導(dǎo)致遠(yuǎn)離芯片中心的凸點(diǎn)焊接處開裂失效等。WB、TAB、FCB，無論是與芯片焊區(qū)的金屬（一般為Al、Au）互連（內(nèi)引線焊接）還是與封裝外殼引線及各類基板的金屬化層互連（外引線焊接），都存大著生成金屬間化合物的問題。如Au-Al金屬化系統(tǒng)，焊接處可能形成的金屬間化合物就有Au2Al、AuAl、AuAl2、Au4Al、Au5Al等多種，這些金屬間化合物的晶格常數(shù)、膨脹系數(shù)及形成過程中體積的變化都是不同的，而且多是脆性的，導(dǎo)電率都較低。因此，器件在長期使用或遇高溫后，在Au-Al壓焊處就出現(xiàn)壓焊強(qiáng)度降低以及接觸電阻變大等情況，最終可導(dǎo)致器件在此開路或器件的電性能退化。這些金屬間化合物具有多種顏色，看上去呈紫色，故稱“紫斑”；而Au2Al呈白色，則稱“白斑”其危害性更大。Au-Al壓焊還存在所謂“柯肯德爾效應(yīng)“，即在接觸面上造成空洞。其原因是在高溫下，Au向Al中迅速擴(kuò)散，形成Au2Al（白斑）所致，同樣易引起器件的失效。第20頁/共66頁3、引線鍵合（WB）技術(shù)WB是將半導(dǎo)體芯片焊區(qū)與微電子封裝的I/O引線或基板上的金屬布線焊區(qū)用金屬細(xì)絲連接起來的工藝技術(shù)。焊區(qū)金屬一般為Al或Au，金屬絲多是數(shù)十微米至數(shù)百微米直徑的Au絲、Al絲和Si-Al絲。焊接方式主要有熱壓焊、超聲鍵合（壓）焊和金絲球焊三種。4、插裝元器件的封裝技術(shù)概述：各類晶體管的封裝類型主要有玻封二極管和金屬封裝的三極管。普通管有3根長引線，高頻管或需要外殼接地的晶體管有4根長引線，晶體管的金屬底座與C極相通，而e、b兩極則通過金屬底座的開孔，用玻璃絕緣子隔離，金屬帽與金屬底座的邊緣進(jìn)行密封焊接，就構(gòu)成至今仍沿用的TO型金屬-玻璃絕緣子全密封封裝結(jié)構(gòu)。插裝元器件的分類與特點(diǎn)按外形結(jié)構(gòu)分類：有圓柱形外殼封裝（TO）、矩形單列直插式封裝（SIP）、雙列直插式封裝（DIP）和針柵陣列封裝（PGA）等。按材料分類：金屬封裝、陶瓷封裝和塑料封裝等。（引腳節(jié)距多為2.54mm.)TO型金屬封裝技術(shù)工藝是：先將芯片固定在外殼底座的中心，常常采用Au-Sb合金（對NPN管）共熔法或者導(dǎo)電膠粘接固化法使晶體管的接地極與底座間形成良好的歐姆接觸；對于IC芯片，還可以采用環(huán)氧樹脂粘接固化法；然后在芯片的焊區(qū)與接線柱間用熱壓焊機(jī)或超聲焊機(jī)將Au絲或Al絲連接起來；接著將焊好內(nèi)引線的底座移至干燥箱中操作，并通以惰性氣體或N2，保護(hù)芯片；最后將管帽套在底座周圍的凸緣上，利用電阻熔焊法或環(huán)形平行縫焊法將管帽與底座邊緣焊牢，并達(dá)到密封要求。第21頁/共66頁5、TO型塑料封裝技術(shù)先將I/O引線沖制成引線框架，然后在芯片焊區(qū)將芯片固定，再將芯片的各焊區(qū)用WB焊到其他引線鍵合區(qū)，這就完成了裝架及引線焊接工充，接下來就是完成塑封工序這一步。先按塑封件的大小制成一定規(guī)格的上下塑封模具，模式具有數(shù)十個(gè)甚至數(shù)百個(gè)相同尺寸的空腔，每個(gè)腔體間有細(xì)通道相連。將焊接內(nèi)引線好的引線框架放到模具的各個(gè)腔體中，塑封時(shí)，先將塑封料加熱到150~180℃，待其充軟化熔融后，再加壓將塑封料壓到各個(gè)腔體中，略待幾分鐘固化后，就完成了注塑封裝工作，然后開模，整修塑封毛刺，再切斷各引線框架泌要的連接部伯，就成為單獨(dú)的TO塑封件了。然后切筋、打彎、成形和鍍錫。工藝中如何控制好模塑時(shí)的壓力、粘度，并保持塑封時(shí)流道及腔體設(shè)計(jì)之間的綜合平衡，是優(yōu)化模塑器件的關(guān)鍵。第22頁/共66頁4.1.基本特性第23頁/共66頁首先，門極-源極間電壓以0V時(shí)考慮（VGS=0）。在此狀態(tài)下漏極-源極間電壓VDS從0V增加，漏電流ID幾乎與VDS成比例增加，將此區(qū)域稱為非飽和區(qū)（可變電阻區(qū)）。VDS達(dá)到某值以上漏電流ID的變化變小，幾乎達(dá)到一定值。此時(shí)的ID稱為飽和漏電流（有時(shí)也稱漏電流用IDSS表示。此區(qū)域稱為飽和導(dǎo)通區(qū)（恒流區(qū)）。當(dāng)VDS過大則進(jìn)入擊穿區(qū)。其次在漏極-源極間加一定的電壓VDS(例如0.8V)，VGS值從0開始向負(fù)方向增加，ID的值從IDSS開始慢慢地減少，對某VGS值ID=0。將此時(shí)的VGS稱為門極-源極間遮斷電壓或者截止電壓，用VGS(off)或Vp表示。n溝道JFET的情況，則VGS(off)值為負(fù),測量實(shí)際的JFET對應(yīng)ID=0的VGS因?yàn)楹芾щy。因此實(shí)際應(yīng)用中將達(dá)到ID=0.1～10μA的VGS定義為VGS(off)的情況多些。關(guān)于JFET為什么表示這樣的特性，用圖4.1.2作以下簡單的說明。

4.1.1JFET的基本特性

第24頁/共66頁JFET的工作原理用一句話說，就是"漏極-源極間流經(jīng)溝道的ID，用以門極與溝道間的pn結(jié)形成的反偏的門極電壓Vgs控制ID"。更正確地說，ID流經(jīng)通路的寬度，即溝道截面積，它是由pn結(jié)反偏的變化，產(chǎn)生耗盡層擴(kuò)展變化控制的緣故。在VGS=0的非飽和區(qū)域，圖4.1.2(a)表示的耗盡層的擴(kuò)展因?yàn)椴缓艽?，根?jù)漏極-源極間所加VDS的電場，源極區(qū)域的某些電子被漏極拉去，即從漏極向源極有電流ID流動(dòng)。達(dá)到飽和區(qū)域后，從門極向漏極擴(kuò)展的過度層將溝道的一部分構(gòu)成堵塞型，ID飽和。將這種狀態(tài)稱為夾斷。這意味著耗盡層將溝道的一部分阻擋，并不是電流被切斷。在耗盡層由于沒有電子、空穴的自由移動(dòng)，在理想狀態(tài)下幾乎具有絕緣特性，通常電流也難流動(dòng)。但是此時(shí)漏極-源極間的電場，實(shí)際上是兩個(gè)耗盡層接觸漏極與門極下部附近，由于漂移電場拉去的高速電子通過耗盡層。如圖4.1.2(b)所示的那樣，即便再增加VDS，因漂移電場的強(qiáng)度幾乎不變產(chǎn)生ID的飽和現(xiàn)象。其次，如圖4.1.2(c)所示，VGS向負(fù)的方向變化，讓VGS=VGS(off)，此時(shí)耗盡層大致成為覆蓋全區(qū)域的狀態(tài)。而且VDS的電場大部分加到耗盡層上，將電子拉向漂移方向的電場，只有靠近源極的很短部分，這更使電流不能流通4.1.2第25頁/共66頁實(shí)際的傳輸特性包括JFET本身的結(jié)構(gòu)參數(shù)，例如溝道部分的雜質(zhì)濃度和載體移動(dòng)性，以致形狀、尺寸等，作為很麻煩的解析結(jié)果可導(dǎo)出如下公式（公式的推導(dǎo)略去）公式一作為放大器的通常用法是VGS、VGS(off)<0（n溝道），VGS、VGS(off)>0（p溝道）。公式一用起來比較困難，多用近似的公式表示如下將此式就VGS改寫則得下式公式二公式三第26頁/共66頁若說公式二是作為JFET的解析結(jié)果推導(dǎo)出來的，不如說與實(shí)際的JFET的特性或者與公式一很一致的，作為實(shí)驗(yàn)公式來考慮好些。圖4.1.3表示式一、式二及實(shí)際的JFET的正規(guī)化傳輸特性，即以ID/IDSS為縱坐標(biāo)，VGS/VGS(off)為橫坐標(biāo)的傳輸特性。n溝道的JFET在VGS<0的范圍使用時(shí)，因VGS(off)<0，VGS/VGS(off)>0，但在圖4.1.3上考慮與實(shí)際的傳輸特性比較方便起見，將原點(diǎn)向左方向作為正方向。但在設(shè)計(jì)半導(dǎo)體電路時(shí)，需要使用方便且盡可能簡單的近似式或?qū)嶒?yàn)式。4.1.3公式二公式一第27頁/共66頁4.1.2MOSFET工作原理與特性曲線特性曲線1、轉(zhuǎn)移特性曲線

ID=f(VGS)VDS=const2、輸出特性曲線

ID=f(VDS)VGS=const我們知道一般三極管是由輸入的電流控制輸出的電流。但對于場效應(yīng)管，其輸出電流是由輸入的電壓（或稱場電壓）控制，可以認(rèn)為輸入電流極小或沒有輸入電流，這使得該器件有很高的輸入阻抗，同時(shí)這也是我們稱之為場效應(yīng)管的原因。三區(qū)：可變電阻區(qū)恒流區(qū)（飽和區(qū)）夾斷區(qū)（截止區(qū)）第28頁/共66頁工作原理1、開啟溝道（當(dāng)VDS=0)

（開啟電壓)反型層0V

+寬窄VGS=VTVGS控制溝道寬窄增強(qiáng)型MOS管第29頁/共66頁預(yù)夾斷楔形溝道0+電位梯度VDS的控制作用當(dāng)VGS＝Constant第30頁/共66頁4.1.3主要參數(shù)

(1)直流參數(shù)①VT——開啟電壓(增強(qiáng)型)|VDS=const②IDSS——飽和漏極電流

VGS=0時(shí)所對應(yīng)的最大ID

③

RGS——輸入電阻約109～1015Ω(2)交流參數(shù)①

gm——低頻跨導(dǎo)反映VGS對ID的控制作用

gm=ID/VGSVDS=const(單位mS)(毫西門子)gm可以在轉(zhuǎn)移特性曲線上求取，即曲線的斜率第31頁/共66頁(3)安全參數(shù)

①

VBRXX——反向擊穿電壓

XX：GS、DSV（BR）DS是指發(fā)生雪崩擊穿、Id開始急劇上升時(shí)的VDS值。由于加到PN結(jié)上的反向偏壓與VGS有關(guān)，因此VGS越負(fù)，V（BR）DS越小。

V（BR）GS是輸入PN結(jié)反向電流開始急劇增加時(shí)的VGS值。

②PDM——最大漏極功耗由PDM=VDSID決定

做開關(guān)管使用時(shí)目前用RonID2

、開啟瞬間功率、關(guān)閉瞬間功率來決定PDW=Prds(on)Loss+Pswon+Pswoff第32頁/共66頁

圖示為各類場效應(yīng)三極管的特性曲線絕緣柵場效應(yīng)管N溝道增強(qiáng)型P溝道增強(qiáng)型伏安特性曲線比較表

第33頁/共66頁絕緣柵場效應(yīng)管

N溝道耗盡型P溝道耗盡型第34頁/共66頁結(jié)型場效應(yīng)管

N溝道耗盡型P溝道耗盡型第35頁/共66頁4.2雙極型和場效應(yīng)型三極管的比較雙極型三極管場效應(yīng)管(單極型三極管)結(jié)構(gòu)NPN型PNP型結(jié)型耗盡型N溝道P溝道絕緣柵增強(qiáng)型N溝道P溝道道絕緣柵耗盡型N溝道P溝道C與E一般不可倒置使用D與S有的型號(hào)可倒置使用載流子多子擴(kuò)散少子漂移多子漂移輸入量電流輸入電壓輸入控制電流控制電流源CCCS(β)電壓控制電流源VCCS(gm)第36頁/共66頁

雙極型三極管場效應(yīng)三極管噪聲較大較小溫度特性受溫度影響較大較小，可有零溫度系數(shù)點(diǎn)輸入電阻幾十到幾千歐姆幾兆歐姆以上靜電影響不受靜電影響易受靜電影響集成工藝不易大規(guī)模集成適宜大規(guī)模和超大規(guī)模集成

增強(qiáng)型的MOSFET是使PN結(jié)正向偏置而產(chǎn)生較大的柵電流，破壞了它對漏極電流的控制作用。而耗盡型由于自身絕緣層的存在，并不會(huì)產(chǎn)生PN結(jié)的正向電流，而是在溝道中感應(yīng)出更多地負(fù)電荷。第37頁/共66頁5.1FET放大電路應(yīng)用第38頁/共66頁雙極型三極管場效應(yīng)三極管

兩點(diǎn)不同：CCCSVCCS受控源類型偏置電路第39頁/共66頁5.1.1共源放大電路共源共射第40頁/共66頁(1)靜態(tài)分析（Q：VGS、ID、VDS）

據(jù)圖可寫出下列方程：

自給式直流偏置電路VGS=VG－VS=

－IDRID=IDSS[1－(VGS/VP)]2VDS=VDD－ID(Rd+R)第41頁/共66頁①電壓放大倍數(shù)

②輸入電阻

③輸出電阻iovVVA=gsLdgsmV)R//R(Vg-=0sV,RoooL'I'VR===第42頁/共66頁5.1.2共漏放大電路分壓式直流偏置電路共漏共集(1)靜態(tài)分析

VG=VDDRg2/(Rg1+Rg2)VGS=VG－VS=VG－IDRID=IDSS[1－(VGS/VP)]2VDS=VDD－IDR第43頁/共66頁iovVVA=(2)交流分析①電壓放大倍數(shù)②輸入電阻)R//R(VgV)R//R(VgLgsmgsLgsm+=第44頁/共66頁

③輸出電阻gsmooVgR'V'I-=gsoV'V-0sV,RoooL'I'VR=0==mooog1//R'I'VR==mooog1'VR'V'I+=＝第45頁/共66頁5.2.1三種組態(tài)放大電路比較動(dòng)態(tài)性能比較表:第46頁/共66頁CE/CB/CC

CS/CG/CDRi

CS：Rg1//Rg2CD：Rg+

(Rg1//Rg2

)CG：R//(1/gm)Ro

CS：RdCD：R//(1/gm)CG：RdbeLvLbeLvbeLvrRA:CBR)1(rR)1(A:CCrRA:CEb+=b++b+=b-=LmvLmLmvLmvRgA:CGRg1RgA:CDRgA:CS+=+=-=vA第47頁/共66頁5.3.1目前廠內(nèi)應(yīng)用近年來，金屬氧化物絕緣柵場效應(yīng)管的制造工藝飛速發(fā)展，使之漏源極耐壓(VDS)達(dá)kV以上，漏源極電流(IDS)達(dá)50A已不足為奇，因而被廣泛用于高頻功率放大和開關(guān)電路中。主要應(yīng)用于功耗較大，輸入阻抗要求較高的回路，如Power部分開關(guān)管，電路如下圖.利用柵極脈沖方波控制MOSFET的導(dǎo)通和關(guān)斷，以驅(qū)動(dòng)變壓器初級(jí)。對于場效應(yīng)管，在柵極沒有電壓時(shí)，有前面的分析可知，在源極與漏極之間不會(huì)有電流流過，此時(shí)場效應(yīng)管處于截止?fàn)顟B(tài)。當(dāng)有一個(gè)正電壓加在N溝道的MOS場效應(yīng)管柵極上時(shí)，由于電場的作用，此時(shí)N型半導(dǎo)體的源極和漏極的負(fù)電子被吸引出來而涌向柵極，但由于氧化膜的阻擋，使得電子聚集在兩個(gè)N溝道之間的P型半導(dǎo)體中，從而形成電流，使源極和漏極之間導(dǎo)通。我們也可以想象為兩個(gè)N型半導(dǎo)體之間為一條溝，柵極電壓的建立相當(dāng)于為他們之間搭了一座橋梁，該橋梁的大小由柵壓決定第48頁/共66頁下圖為inverter部分MOSFET的應(yīng)用，電路將一個(gè)增強(qiáng)型P溝道MOS場效管和一個(gè)增強(qiáng)型N溝道MOS場效應(yīng)管組合在一起使用。當(dāng)輸入端為底電平時(shí)，P溝道MOS場效應(yīng)管導(dǎo)通，輸出端與電源正極接通。當(dāng)輸入端為高電平時(shí)，N溝道MOS場效應(yīng)管導(dǎo)通，輸出端與電源地接通。在該電路中，P溝道MOS場效應(yīng)管和N溝道場效應(yīng)管總是在相反的狀態(tài)下工作，其相位輸入端和輸出端相反。通過這種工作方式我們可以獲得較大的電流輸出。同時(shí)由于漏電流的影響，使得柵壓在還沒有到0V，通常在柵極電壓小于1V到2V時(shí)，MOS場效應(yīng)管即被關(guān)斷。不同場效應(yīng)管關(guān)斷電壓略有不同。也以為如此，使得該電路不會(huì)因?yàn)閮晒芡瑫r(shí)導(dǎo)通而造成電源短路。這種低電壓、大電流、頻率為50Hz的交變信號(hào)通過變壓器的低壓繞組時(shí)，會(huì)在變壓器的高壓側(cè)感應(yīng)出高壓交流電壓，完成直流到交流的轉(zhuǎn)換。這里需要注意的是，在某些情況下，如振蕩部分停止工作時(shí)，變壓器的低壓側(cè)有時(shí)會(huì)有很大的電流通過第49頁/共66頁6.1Derating參數(shù)標(biāo)準(zhǔn)及其測試方法第50頁/共66頁6.1.1具體參數(shù)介紹

A.漏源擊穿電壓BVDSS（V）drain—sourceBreakdownvoltage：在MOSFET的漏極特性曲線上，當(dāng)漏極電流ID

急劇上升產(chǎn)生雪崩擊穿時(shí)的VDS。工作時(shí)外加在漏源之間的電壓不得超過此值。BVDSS由取向附生晶膜層的阻抗及厚度決定。如圖1所示，BVDSS由此典型回路測算，源極和柵極短路，漏源間反向偏置。與雙極型三極管不同，不存在二次擊穿問題。高壓MOSFET的某些應(yīng)用中，BVDSS某段周期后會(huì)有所降低。為避免這一問題，回路系統(tǒng)必須設(shè)計(jì)有足夠的BVDSS裕度。另一種常用的避免此問題的措施是加工作電壓低于BVDSS的穩(wěn)壓二極管。另外，結(jié)溫的升高也會(huì)引起B(yǎng)VDSS的變化。

第51頁/共66頁B.漏極電流ID@25°COn-stateDrainCurrent

此參數(shù)為MOSFET在本體溫度25°C時(shí)正常工作的最大電流

ID由以下參數(shù)影響RDS（0n)---開啟狀態(tài)的阻抗、Pd封裝的最大功耗、Diesize、Maximumjunctiontemperature

以SFP50N06（60V、50A）為例

150-TC

IDRMS(max)={————————}1/2Rthj-c*RDS(on)Rthj-c=1.15、Tc＝casetemperature、150℃＝最大結(jié)溫

RDS(on)=Tj@150℃的穩(wěn)定漏源阻抗第52頁/共66頁C.RDS(ON):Drain-SourceOn-StateResistance;導(dǎo)通狀態(tài)之漏極與源極間阻抗，RDS(ON)會(huì)隨溫度,漏極電流(ID),柵源電壓(VGS)而改變

,作RDS(ON)比較時(shí)在相同條件下才客觀。第53頁/共66頁D.最大漏極沖擊電流IDMPulsedDrainCurrent：

此參數(shù)為MOSFET在脈寬為250us的非連續(xù)沖擊下能正常工作的最大沖擊電流。通常情況下是ID的四倍。

IDM隨本體溫度變化而變化，由轉(zhuǎn)移特性曲線和VDS-ID特性曲線決定，并受以下參數(shù)影響RDS（0n)、

Pd（max）、連接線的直徑、Diesize、Maximumjunctiontemperature。

E.柵源電壓VGS：

此參數(shù)為柵極氧化層的絕緣電壓，通常定義邏輯值為20V，標(biāo)準(zhǔn)值為30V，在實(shí)際應(yīng)用中使用超過VGS的電壓會(huì)造成零件損壞，因此必須采用例如在柵源之間增加齊納二極管的保護(hù)措施，由標(biāo)準(zhǔn)值來看，10V左右的柵極驅(qū)動(dòng)電平能使MOSFET完全導(dǎo)通。還需注意的是VGS(th):

GateThresholdVoltage,柵極與源極導(dǎo)通時(shí)門檻電壓.就拿電路中應(yīng)用在開關(guān)回路的Q901上，必須保證閾值電壓，避免MOSFET多次振蕩，引起輸出電壓不穩(wěn)定。F.信號(hào)脈沖雪崩能量Eas（mJ）

與雙極型三極管不同，MOSFET有極高的開關(guān)速度，采用MOSFET能減少開關(guān)損耗，從而提高系統(tǒng)效率，柵極驅(qū)動(dòng)能達(dá)到更高的開關(guān)速度。在MOSFET關(guān)斷時(shí)，閉合電壓VDS的斜率急速上升。當(dāng)MOSFET工作在感性負(fù)載的情況下，無限流作用。VDS的斜率上升到擊穿電平并且能量從電感瀉放到MOSFET的附加二極管，這種導(dǎo)致MOSFET失效的能量叫做Eas(mJ)-信號(hào)脈沖雪崩能量，雪崩電流的值隨脈沖寬度的變化而變化，由器件的熱阻及最大結(jié)溫限制

第54頁/共66頁H.IAR(A)/EAR(mJ):Avalanchecurrent/RepetitiveAvalancheEnergy

雪崩電流/反復(fù)雪崩能量，此參數(shù)同樣是MOSFET用于感性負(fù)載。IAR等于ID,EAR為計(jì)算值，定義為25℃

條件下

的功耗乘以100us(導(dǎo)通時(shí)間)I.dv/dt(V/ns)

POWERMOSFET關(guān)斷的瞬間，VDS斜率的急速增大很有可能造成器件

的損壞。因此定義dv/dt如同保持電容的參數(shù)來描述關(guān)斷時(shí)電壓斜率的

急速上升對元器件的影響，實(shí)際應(yīng)用中有兩個(gè)類型的dv/dt.一種就是關(guān)斷

瞬間的dv/dv,另一種是在類似半橋，全橋拓?fù)錁?gòu)架中二極管的恢復(fù)db/dt.

參考圖三和圖四，以及所附波形圖更利于理解dv/dt。

第55頁/共66頁第56頁/共66頁J.Turn-offdv/dt:

這是在開啟到關(guān)斷瞬間VDS電壓的斜率，VDS的增加導(dǎo)致電流流向Cgd和RG。柵源之間電流的變化引起的電壓變化由等式2表示。

可以看到I1由CGD*(dv/dt)表示，如果RG×I1大于VGS（th）那么MOSFET將不正確的開啟，這樣MOSFET就有可能永久性損壞。

另一種Turn-offdv/dt發(fā)生在MOSFET內(nèi)部的雙極型三極管的等效結(jié)構(gòu)被I2導(dǎo)通時(shí)，如圖三、圖四所示，當(dāng)MOSFET

turn-off漏源之間作用于寄生二極管的反向偏壓導(dǎo)致PN結(jié)耗散，此耗散電容稱為CDS，寄生元件用CDS、RB、BJT的結(jié)構(gòu)表示。如果VDS的增加形成的I2由CDS流向RB，則等效表達(dá)式如公式3

第57頁/共66頁在公式3中如果VBE接近于0.7V。發(fā)射結(jié)正偏，雙極型三極管將導(dǎo)通。在高dv/dt和大RB的情況下，MOSFET將隨著BJT的BVCBO參數(shù)進(jìn)入雪崩模式，直至損壞。K.

二極管恢復(fù)dv/dt

此參數(shù)定義為VDS的過高斜率導(dǎo)致寄生二極管反向恢復(fù)失效的dv/dt

這種失效模式通常在全橋或半橋開關(guān)驅(qū)動(dòng)感性負(fù)載的情況下發(fā)生，描述

如下，在圖五所示的半橋回路，下邊的MOSFET導(dǎo)通時(shí)電流流過，而當(dāng)

下邊的MOSFET截止時(shí)，電流從上邊的MOSFET的寄生二極管流過。

如果在恢復(fù)時(shí)間內(nèi)，VDS的dv/dt超過rating值，I2增加，這樣寄生BJT

開啟，最后器件損壞。同時(shí)，反向恢復(fù)電流與VDS產(chǎn)生的功耗也會(huì)

引起器件損壞。第58頁/共66頁因此，