第4章EDA工具應(yīng)用初步第一頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.1編輯和輸入設(shè)計(jì)文件第二頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.2創(chuàng)建工程

第三頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.2創(chuàng)建工程

第四頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.2創(chuàng)建工程

第五頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.3全程編譯前約束項(xiàng)目設(shè)置第六頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.3全程編譯前約束項(xiàng)目設(shè)置第七頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.4全程綜合與編譯

第八頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.5仿真測(cè)試⑴打開波形編輯器

第九頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.5仿真測(cè)試⑵設(shè)置仿真時(shí)間區(qū)域

⑶波形文件存盤第十頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.5仿真測(cè)試⑷將工程CNT10的端口信號(hào)節(jié)點(diǎn)選入波形編輯器中第十一頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.5仿真測(cè)試⑷將工程CNT10的端口信號(hào)節(jié)點(diǎn)選入波形編輯器中第十二頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.5仿真測(cè)試⑸編輯輸入波形(輸入激勵(lì)信號(hào))

第十三頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.5仿真測(cè)試⑸編輯輸入波形(輸入激勵(lì)信號(hào))

第十四頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.5仿真測(cè)試⑹總線數(shù)據(jù)格式設(shè)置和參數(shù)設(shè)置

第十五頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.5仿真測(cè)試⑺仿真器參數(shù)設(shè)置

第十六頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.5仿真測(cè)試⑻啟動(dòng)仿真器⑼觀察仿真結(jié)果

第十七頁(yè)，共82頁(yè)。4.1硬件邏輯電路的一般設(shè)計(jì)和測(cè)試流程4.1.6RTL圖觀察器應(yīng)用

第十八頁(yè)，共82頁(yè)。4.2引腳鎖定與硬件測(cè)試

4.2.1引腳鎖定第十九頁(yè)，共82頁(yè)。4.2引腳鎖定與硬件測(cè)試

4.2.1引腳鎖定第二十頁(yè)，共82頁(yè)。4.2引腳鎖定與硬件測(cè)試

4.2.1引腳鎖定第二十一頁(yè)，共82頁(yè)。4.2引腳鎖定與硬件測(cè)試

4.2.1引腳鎖定第二十二頁(yè)，共82頁(yè)。4.2引腳鎖定與硬件測(cè)試

4.2.2編譯文件下載

（1）打開編程窗和配置文件第二十三頁(yè)，共82頁(yè)。4.2引腳鎖定與硬件測(cè)試

4.2.2編譯文件下載

（2）設(shè)置編程器

（3）硬件測(cè)試第二十四頁(yè)，共82頁(yè)。4.2引腳鎖定與硬件測(cè)試

4.2.3AS直接編程模式4.2.4JTAG間接編程模式1.將SOF文件轉(zhuǎn)化為JTAG間接配置文件

第二十五頁(yè)，共82頁(yè)。4.2引腳鎖定與硬件測(cè)試

1.將SOF文件轉(zhuǎn)化為JTAG間接配置文件

第二十六頁(yè)，共82頁(yè)。4.2引腳鎖定與硬件測(cè)試

1.將SOF文件轉(zhuǎn)化為JTAG間接配置文件

第二十七頁(yè)，共82頁(yè)。4.2引腳鎖定與硬件測(cè)試

2.下載JTAG間接配置文件第二十八頁(yè)，共82頁(yè)。4.2引腳鎖定與硬件測(cè)試

4.2.5USB-Blaster編程配置器件使用方法

4.2.6圖形方式設(shè)置引腳鎖定第二十九頁(yè)，共82頁(yè)。4.2引腳鎖定與硬件測(cè)試

4.2.6利用引腳屬性定義方式鎖定引腳第三十頁(yè)，共82頁(yè)。4.3嵌入式邏輯分析儀使用方法1．打開SignalTap

II編輯窗口

第三十一頁(yè)，共82頁(yè)。4.3嵌入式邏輯分析儀使用方法2．調(diào)入待測(cè)信號(hào)第三十二頁(yè)，共82頁(yè)。4.3嵌入式邏輯分析儀使用方法3．SignalTapII參數(shù)設(shè)置

第三十三頁(yè)，共82頁(yè)。4.3嵌入式邏輯分析儀使用方法4．文件存盤第三十四頁(yè)，共82頁(yè)。4.3嵌入式邏輯分析儀使用方法5．編譯下載

第三十五頁(yè)，共82頁(yè)。4.3嵌入式邏輯分析儀使用方法6．啟動(dòng)SignalTap

II進(jìn)行采樣與分析第三十六頁(yè)，共82頁(yè)。4.3嵌入式邏輯分析儀使用方法6．啟動(dòng)SignalTap

II進(jìn)行采樣與分析7．SignalTapII的其他設(shè)置和控制方法

第三十七頁(yè)，共82頁(yè)。4.4編輯SignalTapII的觸發(fā)信號(hào)

第三十八頁(yè)，共82頁(yè)。4.4編輯SignalTapII的觸發(fā)信號(hào)

第三十九頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程4.5.1基于原理圖的層次化設(shè)計(jì)流程1.為本項(xiàng)工程設(shè)計(jì)建立文件夾

2.建立原理圖文件工程和仿真（1）打開原理圖編輯窗

（2）建立一個(gè)初始原理圖第四十頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程2.建立原理圖文件工程和仿真（2）建立一個(gè)初始原理圖第四十一頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程2.建立原理圖文件工程和仿真（3）原理圖文件存盤

（4）建立原理圖文件為頂層設(shè)計(jì)的工程（5）繪制半加器原理圖

第四十二頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程2.建立原理圖文件工程和仿真（6）仿真測(cè)試半加器

第四十三頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程3.將設(shè)計(jì)項(xiàng)目設(shè)置成可調(diào)用的元件

第四十四頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程4.設(shè)計(jì)全加器頂層文件第四十五頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程4.設(shè)計(jì)全加器頂層文件第四十六頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程5.將設(shè)計(jì)項(xiàng)目進(jìn)行時(shí)序仿真

第四十七頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程4.5.2應(yīng)用宏模塊設(shè)計(jì)頻率計(jì)1.計(jì)數(shù)器設(shè)計(jì)(1)設(shè)計(jì)電路原理圖

第四十八頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程1.計(jì)數(shù)器設(shè)計(jì)（2）建立工程（3）系統(tǒng)仿真

(4)生成元件符號(hào)第四十九頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程2.頻率計(jì)主結(jié)構(gòu)電路設(shè)計(jì)

第五十頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程2.頻率計(jì)主結(jié)構(gòu)電路設(shè)計(jì)

第五十一頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程3.時(shí)序控制電路設(shè)計(jì)第五十二頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程3.時(shí)序控制電路設(shè)計(jì)第五十三頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程4.頂層電路設(shè)計(jì)

第五十四頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程4.頂層電路設(shè)計(jì)

第五十五頁(yè)，共82頁(yè)。4.5原理圖編輯輸入設(shè)計(jì)流程4.5.3宏模塊邏輯功能查詢第五十六頁(yè)，共82頁(yè)。4.6keep屬性應(yīng)用

第五十七頁(yè)，共82頁(yè)。4.6keep屬性應(yīng)用

第五十八頁(yè)，共82頁(yè)。4.6keep屬性應(yīng)用

第五十九頁(yè)，共82頁(yè)。4.7SignalProbe使用方法1.按常規(guī)流程完成設(shè)計(jì)仿真和硬件測(cè)試2.設(shè)置SignalProbePins

第六十頁(yè)，共82頁(yè)。4.7SignalProbe使用方法3.編譯SignalProbePins測(cè)試信息并下載測(cè)試

第六十一頁(yè)，共82頁(yè)。4.8Settings設(shè)置

（1）修改工程設(shè)置。（2）HDL設(shè)置。（3）時(shí)序設(shè)置。（4）編譯器設(shè)置。（5）仿真器設(shè)置。

（6）軟件構(gòu)建設(shè)置。。（7）HardCopy時(shí)序設(shè)置。第六十二頁(yè)，共82頁(yè)。4.9FitterSettings項(xiàng)設(shè)置第六十三頁(yè)，共82頁(yè)。4.10HDL版本設(shè)置及Analysis&Synthesis功能

第六十四頁(yè)，共82頁(yè)。4.11功能塊ChipPlanner應(yīng)用

4.11.1ChipPlanner應(yīng)用流程說明第六十五頁(yè)，共82頁(yè)。4.11功能塊ChipPlanner應(yīng)用

4.11.1ChipPlanner應(yīng)用流程說明第六十六頁(yè)，共82頁(yè)。4.11功能塊ChipPlanner應(yīng)用

4.11.2ChipPlanner說明

第六十七頁(yè)，共82頁(yè)。4.11功能塊ChipPlanner應(yīng)用

4.11.2ChipPlanner說明

第六十八頁(yè)，共82頁(yè)。4.11功能塊ChipPlanner應(yīng)用

4.11.3利用ChangeManager檢測(cè)底層邏輯（1）更改編號(hào)。（2）節(jié)點(diǎn)名稱（NodeName）。（3）更改類型（ChangeType）。（4）舊值（OldValue）。（5）目標(biāo)值（TargetValue）。（6）當(dāng)前值（CurrentValue）。（7）用戶添加的有關(guān)ECO更改的備注。（8）狀態(tài)（Status）1、待定：2、已應(yīng)用：3、無效：4、未應(yīng)用：第六十九頁(yè)，共82頁(yè)。4.12Synplify的應(yīng)用及接口方法4.12.1Synplify使用流程

1．啟動(dòng)Synplify第七十頁(yè)，共82頁(yè)。4.12Synplify的應(yīng)用及接口方法4.12.1Synplify使用流程

2．創(chuàng)建工程

第七十一頁(yè)，共82頁(yè)。4.12Synplify的應(yīng)用及接口方法4.12.1Synplify使用流程

3．加入源文件4．選擇頂層文件

5．設(shè)置工程屬性第七十二頁(yè)，共82頁(yè)。4.12Synplify的應(yīng)用及接口方法4.12.1Synplify使用流程

6．綜合前設(shè)置約束

7．綜合8．檢測(cè)結(jié)果

第七十三頁(yè)，共82頁(yè)。4.12Synplify的應(yīng)用及接口方法4.12.2Synplify與QuartusII接口第七十四頁(yè)，共82頁(yè)。4.12Synplify的應(yīng)用及接口方法4.12.2Synplify與QuartusII接口1．Synplify軟件路徑設(shè)置

第七十五頁(yè)，共82頁(yè)。4.12Synplify的應(yīng)用及接口方法4.12.2Synplify與QuartusII接口2．設(shè)置SynplifyPro綜合器第七十六頁(yè)，共82頁(yè)。