1.3微型計算機的邏輯電路基礎(chǔ)1.3.1觸發(fā)器觸發(fā)器（Trigger）按功能分類，有R-S型、D型、J-K型等。是計算機的記憶裝置的基本單元，1個觸發(fā)器存儲1位二進制數(shù)。觸發(fā)器的種類很多。按時鐘控制方式分，有電位觸發(fā)、邊沿觸發(fā)、主從觸發(fā)等方式。觸發(fā)器也是構(gòu)成時序電路的基礎(chǔ)。時序電路是邏輯電路的一種,它的輸出狀態(tài)不僅與當(dāng)時的輸入狀態(tài)有關(guān),而且還與電路在此前的輸出狀態(tài)有關(guān).參見《數(shù)字邏輯》因此觸發(fā)器有兩個作用,一是記憶,二是與其它部件一起產(chǎn)生時序信號.微型計算機的邏輯電路基礎(chǔ)基本R-S觸發(fā)器

基本R-S觸發(fā)器是直接復(fù)位置位觸發(fā)器的簡稱，由于它是構(gòu)成各種功能觸發(fā)器的基本部件，故稱為基本R-S觸發(fā)器。用與非門構(gòu)成的基本R-S觸發(fā)器

組成：由兩個與非門交叉耦合構(gòu)成，其邏輯圖和邏輯符號分別如下圖(a)和(b)所示。

圖中，R稱為置0端或者復(fù)位端，S稱為置1端或置位端；邏輯符號輸入端加的小圓圈表示低電平或負(fù)脈沖有效。微型計算機的邏輯電路基礎(chǔ)D觸發(fā)器為了解決時鐘控制R-S觸發(fā)器在輸入端R、S同時為1時狀態(tài)不確定的問題，可對時鐘控制R-S觸發(fā)器的控制電路稍加修改，使之變成如下圖(a)所示的形式，這樣便形成了只有一個輸入端的D觸發(fā)器。其邏輯符號如圖(b)所示。

修改后，控制電路在時鐘脈沖作用期間(C=1時)，將輸入信號D轉(zhuǎn)換成一對互補信號送至基本R-S觸發(fā)器的兩個輸入端，使基本R-S觸發(fā)器的兩個輸入信號只可能是01或者10兩種組合，從而消除了狀態(tài)不確定現(xiàn)象，解決了對輸入的約束問題。RS微型計算機的邏輯電路基礎(chǔ)J-K觸發(fā)器在時鐘控制R-S觸發(fā)器中增加兩條反饋線，將觸發(fā)器的輸出和交叉反饋到兩個控制門的輸入端，并把原來的輸入端S改成J，R改成K，即可改進成J-K觸發(fā)器。J-K觸發(fā)器的邏輯圖和邏輯符號如下圖所示。

該觸發(fā)器利用觸發(fā)器兩個輸出端信號始終互補的特點，有效地解決了時鐘控制R-S觸發(fā)器在時鐘脈沖作用期間兩個輸入同時為1將導(dǎo)致觸發(fā)器狀態(tài)不確定的問題。1.3.2寄存器用以暫存某個數(shù)據(jù)，以便在適當(dāng)?shù)臅r間節(jié)拍和給定的計算步驟將數(shù)據(jù)輸入或輸出到其它記憶元件中去。1個觸發(fā)器就是一個1位寄存器，由n個觸發(fā)器可以組成1個n位寄存器。是計算機的一個重要部件，用于暫存數(shù)據(jù)、指令等。它是由觸發(fā)器和一些控制門組成的。1.緩沖寄存器圖1.44位緩沖寄存器DR數(shù)據(jù)緩沖寄存器的作用：中轉(zhuǎn)站補償速度差別單累加器結(jié)構(gòu)中，DR可兼作操作數(shù)寄存器AC內(nèi)存或I/O指令數(shù)據(jù)DR指令數(shù)據(jù)2.移位寄存器在移位脈沖的作用下，能將其所存儲的數(shù)據(jù)逐位向左或向右移動，以達到計算機在運行過程中所需的功能。3.計數(shù)器(Counter)它也是由若干個觸發(fā)器組成的寄存器，當(dāng)一個計數(shù)脈沖到達時，它會按二進制數(shù)的規(guī)律累計脈沖數(shù)，使存儲在其中的數(shù)字加1。4.累加器(Accumulator)也是一個由多個觸發(fā)器組成的多位寄存器，它并不進行加法運算，而是用以暫存每次在ALU(ArithmeticLogicUnit)中計算的中間結(jié)果。具有數(shù)碼寄存和移位兩個功能。是計算機、數(shù)字儀表中常用的一種電路。圖1.5移位寄存器邏輯圖1.3.3三態(tài)電路(帶開關(guān)的管道)如果一條信號傳輸線即能與一個觸發(fā)器接通，也可以與其斷開而與另外一個觸發(fā)器接通，則一條信息傳輸線就可以傳輸任意多個觸發(fā)器的信息了。當(dāng)選通端E為高電平時，A的兩種可能的電平（0和1）都可以順利的通到B端去，即E=1時，B=A。當(dāng)選通端E為低電平時，A端與B端是不相通的，即它們之間存在著高阻狀態(tài)。由于記憶元件是由觸發(fā)器組成的，而觸發(fā)器只有兩個狀態(tài)：0和1，所以每條信號傳輸線只能傳送一個觸發(fā)器的信息（0或1）。三態(tài)輸出電路（或稱三態(tài)門）就是為了達到這個目的而設(shè)計的。三態(tài)輸出電路的符號如圖1.6所示。圖1.6三態(tài)輸出電路微型計算機的邏輯電路基礎(chǔ)

三態(tài)輸出門(TS門)

三態(tài)輸出門有三種輸出狀態(tài)：輸出高電平、輸出低電平和高阻狀態(tài)，前兩種狀態(tài)為工作狀態(tài)，后一種狀態(tài)為禁止?fàn)顟B(tài)。簡稱三態(tài)門(ThreestateGate)、TS門等。

注意!三態(tài)門不是指具有三種邏輯值。如何使電路處在工作狀態(tài)和禁止?fàn)顟B(tài)？

通過外加控制信號！微型躁計算默機的遣邏輯塘電路賭基礎(chǔ)例如貧，右奸圖所秩示為蹈一個燒三態(tài)另輸出權(quán)與非桿門的鍬電路級結(jié)構(gòu)濃圖和設(shè)邏輯譜符號畜。該電辮路是桿在一援般與能非門裂的基女礎(chǔ)上精，附磚加使演能控摔制端窩和控黑制電雄路構(gòu)滋成的袖。該電路邏輯功能如下：

EN=0：二極管D反偏，此時電路功能與一般與非門無區(qū)別，輸出；EN=1：一方面因為T1有一個輸入端為低，使T2、T5截止。另一方面由于二極管導(dǎo)通，迫使T3的基極電位變低，致使T3、T4也截止。輸出F便被懸空，即處于高阻狀態(tài)。1.識3.居4譯碼定器74材LS揉13績8常見話的二斜進制臨集成爭譯碼辜器有2→針4譯碼顏器、3→畝8譯碼騎器、暈和4→優(yōu)16譯碼贏器。埋下面蝦以3→組8譯碼牲器為肉例說殺明譯鎖碼器奪的結(jié)別構(gòu)和促工作舟原理斜。3→標(biāo)8譯碼掛器的蒼輸入青是3位2進制反代碼望，分擇別用A2、A1、A0表示圓，有8種不友同的購狀態(tài)曉組合00削0、00凝1、01防0…衫…1洽11，分藝別譯夜成/選取Y0、Y1、Y2割……核Y7共8個輸占出。譯碼研器可甘以用軌來作訪多路爭分配博器、停地址哨譯碼暗器、泛或?qū)嶐B(yǎng)現(xiàn)邏碌輯函奮數(shù)等錦。圖1.阿7鎖7險4L浪S1艙38引腳姥和邏前輯圖3線—8線譯鋒碼器CB時A—地址鉛輸入視端Y0先—Y幸7譯碼酸輸出Y0G1G2AG2BCBA74LS138Y2Y7…G1=1G2A=0G2B=0

譯碼器正常工作。否則，譯碼器被禁止，所有輸出端被封鎖在高電平。譯碼簽器功貧能：是將疑每個感輸入薪的二須進制絹代碼濾譯成暮對應(yīng)場的輸期出高腫、低路電平古信號吩。74斗LS堡13胸8的真值嫁表：（材注意白：輸百出低巷電平答有效敵）可以驕看出鞋，當(dāng)香譯碼寫允許峽信號趟有效縱時，Yi是輸榜入A、B、C的函寫數(shù)，謊即Y=f(河A,例B,迷C)11111111X沒X覽X其晚他避值011111111哲1潔11案0儀0101111111叛1秀01宴0務(wù)0110111111撓0畢11豈0米0111011111槳0蠶01偽0滿0111101110跌1座11僵0辟0111110110炸1渡01晝0程0111111010閘0抽11文0而0111111100跳0哄01撓0術(shù)0Y7Y6Y5Y4Y3Y2Y1Y0C舅B崗AG1G2AG2B例該：下殊圖是妹存儲都器芯移片與CP洽U連接亭圖的錄一部透分(只有羽一片61躍16蘆(2鉆K*宵8b神)芯片):(1何)允61模16是一朱種容放量為2K園B(到0~維7F暑FH鑰)的SR喂AM胖,則它弦有多交少條洞地址戰(zhàn)線和酷多少漢條數(shù)縫據(jù)線?Y0G1G2AG2BCBA74LS138Y2A19A18A17A16A15A14A13A12A116116CSY7…11根地絨址線,貧8根數(shù)堅據(jù)線(2扒)圖中筆這片61捷16芯片論的地今址范食圍是欺多少?A1嘴9背A1床8囑A1播7惕A1危6絨A1陶5鬧A1巴4挺A1歇3贊A1郊20舟1祥1挎1框1紛1顫0秧1A1罩1A1繡0視A9銳A絕8化A7籠A短6代A5嘆A省4捏A3第A申2葡A1由A口00錢0氣0濤0跌0技0脾0獲0觸0秋0瓣0跪00及1根1隆1傳1荷1尺1殼1妻1運1證1蔬1…Y0G1G2議AG2鍋BCB咱A74