1、-觸發(fā)器，第5章，5.1概述5.2觸發(fā)器電路結(jié)構(gòu)和行為特征5.3觸發(fā)器邏輯功能和說明方法，培訓(xùn)內(nèi)容，培訓(xùn)要求，1。重點(diǎn)內(nèi)容：1 .觸發(fā)器屬性、當(dāng)前狀態(tài)和子狀態(tài)的概念觸發(fā)器邏輯功能表達(dá)。觸發(fā)器4茄子結(jié)構(gòu)和運(yùn)動(dòng)特性。3.邏輯功能的觸發(fā)器四種茄子主要類型、其功能特性和邏輯功能表達(dá)。2 .一般了解：1。觸發(fā)器電路結(jié)構(gòu)與邏輯功能的關(guān)系2。公用集成電路觸發(fā)器邏輯符號(hào)、功能特性和異步位置、重置端的作用。5.1概述，1，觸發(fā)器，概念：可以存儲(chǔ)位二進(jìn)制信號(hào)的默認(rèn)單元電路。特征： ()兩個(gè)茄子穩(wěn)定狀態(tài)：和。()在適當(dāng)?shù)妮斎胄盘?hào)的作用下，可以從一個(gè)狀態(tài)翻轉(zhuǎn)到另一個(gè)狀態(tài)。輸入信號(hào)取消后，可以保存獲得的新狀態(tài)。2，觸發(fā)

2、器當(dāng)前狀態(tài)和輔助狀態(tài)，當(dāng)前：輔助狀態(tài)：*，3，觸發(fā)器邏輯功能描述方法，菜單(特性表)，特性表達(dá)式，狀態(tài)圖，波形圖，按結(jié)構(gòu)，4，觸發(fā)器分類，按邏輯功能SD Set直接位置結(jié)束，特性方程式：嘗試?yán)L制由已知或非文字組成的基本RS觸發(fā)器輸入波形，輸出Q和Q的波形。2 .與非門配置、與非門配置基本RS觸發(fā)器屬性表、0，0，1，1，0，1，0，0、與非門配置基本RS觸發(fā)器屬性表、1，1，0，0、與非門配置、SD和RD同時(shí)退出時(shí)，輸出端Q和Q狀態(tài)不統(tǒng)一。特性表達(dá)式：示例5.2.1，2，級(jí)別觸發(fā)器觸發(fā)器，1。級(jí)別觸發(fā)器SR觸發(fā)器、(同步觸發(fā)器)、同步SR觸發(fā)器屬性表、屬性表達(dá)式：異步位置、重置結(jié)束包含級(jí)別觸發(fā)

3、器SR觸發(fā)器、異步位置結(jié)束CLK=0時(shí)，輸出狀態(tài)保持不變。例如5.3.1、無更改、無更改、無更改、2。D鎖住記憶體，性質(zhì)方程式：Q*=D，例如5.3.2，性質(zhì)方程式：Q*=D，J=1 K=0，則在CLK1期間主觸發(fā)器位于第一位；CLK下降到達(dá)時(shí)，在觸發(fā)器1，Q*=1下。1，1，J=0 K=1時(shí)，CLK1期間的周觸發(fā)器0；CLK下降到達(dá)時(shí)，設(shè)置為觸發(fā)器0，Q*=0。0，0，J=0 K=0時(shí)，保持觸發(fā)器原始狀態(tài)Q*=Q不變。J=1 K=1時(shí)Q=0，G7輸出0，主觸發(fā)器布局1，clk，Q *=1；Q=1，G8輸出0，主觸發(fā)器設(shè)置0，CLK，Q*=0。JK觸發(fā)器屬性工作表、具有多個(gè)輸入項(xiàng)的主從JK觸發(fā)

4、器、輸入項(xiàng)J1和J2、K1和K2是與的關(guān)系。集成主從JK觸發(fā)器(例如5.4.2，脈沖觸發(fā)動(dòng)作特性：(1)觸發(fā)器翻轉(zhuǎn)兩階段動(dòng)作：第一階段，在CLK1期間內(nèi)設(shè)置主觸發(fā)器接收輸入結(jié)束信號(hào)，設(shè)置為相應(yīng)狀態(tài)，無觸發(fā)器更改兩階段，在CLK下降到達(dá)時(shí)從觸發(fā)器翻轉(zhuǎn)到主觸發(fā)器的狀態(tài)(2)在CLK=1的整個(gè)時(shí)間內(nèi)輸入信號(hào)，作為主觸發(fā)器控制。當(dāng)Q=0時(shí)，J側(cè)發(fā)生正向干涉，當(dāng)Q=1時(shí)，K側(cè)發(fā)生正向干涉，觸發(fā)器狀態(tài)根據(jù)輸入側(cè)的信號(hào)(正向干涉信號(hào))只能改變一次的現(xiàn)象稱為變化現(xiàn)象。一次變化現(xiàn)象降低了主仆JK觸發(fā)器抗干擾能力。，在使用主從JK觸發(fā)器時(shí)，要求將J，K信號(hào)添加到CLK上升邊，CLK=1個(gè)時(shí)間段內(nèi)保持不變，CLK下

5、降時(shí)觸發(fā)器狀態(tài)發(fā)生變化。變化現(xiàn)象：示例5.4.3，第二個(gè)CLK1周期中Q=1，J=0，K=1，主觸發(fā)器0；CLK下降到達(dá)時(shí)，返回K=0，但觸發(fā)器輸出q *=0.0，第三個(gè)CLK=1個(gè)周期，Q=0，J=K=1，主觸發(fā)器1到達(dá)CLK下降時(shí)，返回J=0，4，邊觸發(fā)器觸發(fā)器，1。兩個(gè)水平觸發(fā)器D觸發(fā)器邊緣觸發(fā)器、邏輯符號(hào)、異步位置、具有重置的CMOS邊緣觸發(fā)器D觸發(fā)器、上升邊緣觸發(fā)器、異步位置結(jié)束(高水位有效)、異步重置結(jié)束(高水位有效)、2。保持特性表，邊緣觸發(fā)器動(dòng)作特性：觸發(fā)器子狀態(tài)僅取決于時(shí)鐘信號(hào)的上升(下降)牙齒到達(dá)時(shí)輸入的邏輯狀態(tài)，在此之前和之后輸入信號(hào)的變化不會(huì)影響觸發(fā)器輸出的狀態(tài)。邊緣觸

6、發(fā)器有效地提高了觸發(fā)器抗干擾能力，因此也提高了電路工作的可靠性。集成邊緣D觸發(fā)器，注：CC4013的異步輸入RD和SD在經(jīng)典方面有效。集成邊緣JK觸發(fā)器，74LS112是CP下降邊緣觸發(fā)器。CC4027是CP上升的觸發(fā)器，異步輸入RD和SD在經(jīng)典方面有效。示例5.5.1知道D和CP的波形，并嘗試?yán)L制Q的波形。將觸發(fā)器初始狀態(tài)設(shè)置為0。教室練習(xí)、標(biāo)題：時(shí)鐘CP和輸入信號(hào)D的波形如圖所示，繪制每個(gè)觸發(fā)器輸出側(cè)Q的波形，從而使每個(gè)輸出側(cè)Q的初始狀態(tài)為零。5.6可以根據(jù)觸發(fā)器邏輯功能和描述方法以及邏輯功能進(jìn)行劃分。SR觸發(fā)器、T和T觸發(fā)器、JK觸發(fā)器、JK 2。性質(zhì)方程式，3 .狀態(tài)轉(zhuǎn)換度，JK觸發(fā)器，1 .性質(zhì)表，2 .性質(zhì)方程式，3 .狀態(tài)轉(zhuǎn)換圖，t觸發(fā)器，1 .性質(zhì)表，2 .性質(zhì)方程式，3 .狀態(tài)轉(zhuǎn)換度，t，D觸發(fā)器，1。性質(zhì)表，2 .性質(zhì)方程式，3 .狀態(tài)變換圖表，示例1:繪制每個(gè)觸發(fā)器輸出端Q的波形，如時(shí)鐘CLK波形圖所示，并且Q的初始狀態(tài)為0。，轉(zhuǎn)換步驟：(1)創(chuàng)建現(xiàn)有觸發(fā)器和觸發(fā)器待定特性表達(dá)式。(2)轉(zhuǎn)換觸發(fā)器待定特性表達(dá)式，以與現(xiàn)有觸發(fā)器特性表達(dá)式匹配。(3)比較現(xiàn)有的觸發(fā)器特性方程，并根據(jù)兩個(gè)方程相同的原則求出轉(zhuǎn)換邏輯。(4)根據(jù)轉(zhuǎn)換邏輯繪制邏輯電路圖。JK觸發(fā)器RS觸