1、目錄目錄目錄11、項目概述22、數(shù)字示波器的基本原理及特點22.1、基本原理22.2、主要特點22.3、主要技術(shù)指標33、系統(tǒng)總體設(shè)計方案43.1、方案論證比較43.2、系統(tǒng)詳細功能圖73.2.1、程控放大73.2.2、高速A/D73.2.3、FPGA83.2.4、ARM處理器84、參考文獻81、 項目概述示波器作為電子工程師常用的一種電子測量儀器，它能測試出高速變化的信號的不同電量，如電壓、電流、頻率、相位、調(diào)幅度等等。能夠幫助工程師快速發(fā)現(xiàn)設(shè)計者存在的問題，用途十分廣泛。然而傳統(tǒng)的示波器體積大、功耗高、價格昂貴、對工作電壓要求高等等的特性，讓傳統(tǒng)的示波器只能使用在實驗室中，對于需要現(xiàn)場測量

2、的一些信號，就可能有心無力了。相比較而言，手持示波器體積小，功耗低，工作電壓要求低，使用方便靈活。手持示波器正在以這些優(yōu)秀的性質(zhì)，在市場上占據(jù)越來越多的比重。目前，國內(nèi)具有自主知識產(chǎn)權(quán)的數(shù)字存儲示波器產(chǎn)品還非常少，高昂的價格阻礙了數(shù)字存儲示波器在生產(chǎn)和試驗中廣泛的應(yīng)用。在研究剖析數(shù)字存儲示波器產(chǎn)品工作原理的基礎(chǔ)上，本文利用ARM+FPGA設(shè)計示波器，并詳細論述了其設(shè)計和實現(xiàn)過程2、數(shù)字示波器的基本原理及特點2.1、基本原理數(shù)字示波器就是利用A/D轉(zhuǎn)換器將模擬信號轉(zhuǎn)換為數(shù)字信號，然后存儲在半導體存儲器FIFO中，需要時從FIFO讀取相應(yīng)的數(shù)據(jù)，通過ARM處理器將讀取到的數(shù)據(jù)顯示在TFT彩屏之上。

3、數(shù)字示波器的主要性能取決于A/D轉(zhuǎn)換器、FIFO讀寫速度、微處理器等，因此，相比較模擬示波器而言，數(shù)字示波器精度更高，處理速度可以達到更快。2.2、主要特點與模擬示波器相比較，數(shù)字示波器有很多特點，主要如下：1、具備波形存儲的功能，存儲的時間可以無限延長，對于觀察單次脈沖信號極為重要。2、波形的存儲取樣與顯示是兩個獨立的環(huán)節(jié)，對于較高頻率的信號可以采用高速的采樣及存儲，對于頻率低的信號可以較低速率的取樣與存儲。顯示部分可以選擇一個相對固定的讀取速度，以獲得較清晰穩(wěn)定的波形。3、測量準確率高，采用晶體振蕩器作為時鐘輸入，數(shù)字示波器有很高的測時準確性，同時高分辨率的A/D轉(zhuǎn)換器，也使測試的結(jié)果精度

4、大大提高。4、示波器可以有很強的數(shù)據(jù)處理能力，內(nèi)部使用微處理器，能實現(xiàn)多種參數(shù)的測量，如上升時間，下降時間，峰峰值，脈寬等參數(shù)，還能對波形進行頻譜分析，實現(xiàn)平均值，取上下限等復雜的運算處理。5、可以與外部進行通訊，有了數(shù)據(jù)外部接口，數(shù)字示波器可以方便的將存儲的數(shù)據(jù)發(fā)送到計算機或其他的外部設(shè)備。通過計算機實現(xiàn)更復雜的數(shù)據(jù)分析及運算處理。2.3、主要技術(shù)指標（1）頻帶寬度當示波器輸入不同頻率的等幅正弦信號時，屏幕上顯示的信號幅度下降3dB所對應(yīng)的輸入信號上、下限頻率之差，稱為示波器的頻帶寬度，單位為MHz或GHz。（2）采樣速率：采樣速率是指單位時間內(nèi)在不連續(xù)的時間點上獲取模擬輸入量并進行量化的次

5、數(shù)，也稱數(shù)字化速率，單位用Sa/s（ Sampling/s ）表示。用每秒鐘完成的AD轉(zhuǎn)換的最高次數(shù)來衡量。常以頻率來表示，取樣速率越高，反應(yīng)儀器捕捉高頻或快速信號的能力愈強。取樣速率主要由AD轉(zhuǎn)換速率來決定。數(shù)字存儲示波器的測量時刻的實時取樣速率可根據(jù)被測信號所設(shè)定的掃描時間因數(shù)(即掃描一格所用的時間)來推算。其推算公式為 （1）式中，N為每格的取樣點數(shù)，t為掃描時間因數(shù)。在進行信號數(shù)字化的時候為保持足夠的信號細節(jié)，就要求采樣時鐘的頻率至少應(yīng)為信號本身所包含的最高頻率的兩倍。這個要求通常成為香農(nóng)采樣定理或者乃奎斯特定律。然而，為了避免混疊現(xiàn)象和較好的再現(xiàn)所測信號的波形，示波器的采樣率一般需要

6、達到被測信號頻率的10倍甚至20倍以上。如此的話，在不少情況下，就會存在顯示點數(shù)不夠的問題，例如用采樣率為500MS/s的示波器觀測100MHz的正弦信號，則每個周期上只顯示5個采樣點，觀測效果較差。(3)分辨率 分辨率指示示波器能分辨的最小電壓增量，即量化的最小單元。它包括垂直電壓靈敏度(電壓分辨率)和水平時間靈敏度 (時間分辨率)。垂直電壓靈敏度與AD轉(zhuǎn)換的分辨率相對應(yīng)，常以屏幕每格的分級數(shù)(級/div)或百分數(shù)來表示。水平時間靈敏度由取樣速率和存儲器的容量決定，常以屏幕每格含多少個取樣點或用百分數(shù)來表示。取樣速率決定了兩個點之間的時間間隔，存儲容量決定了一屏內(nèi)包含的點數(shù)。一般示波管屏幕上

7、的坐標刻度為8*10div(即屏幕垂直顯示格為8格，水平顯示格為10格)，如果采用8位的AD轉(zhuǎn)換器(256級)，則垂直分辨率表示為32級/div，或用百分數(shù)來表示為1/256=0.39%：如果采用容量為1k的RAM，則水平分辨率為1024/10=100點/div。(4)存儲容量 存儲容量又稱記錄長度，它由采集存儲器(主存儲器)最大存儲容量來表示，常以字為單位。數(shù)字存儲器常采用256，512，1K等容量的高速半導體存儲器。3、系統(tǒng)總體設(shè)計方案本章主要對數(shù)字存儲示波器的外部特性進行分析，描述示波器的主要功能及示波器的輸入與輸出闡述示波器功能的基本框圖與基本原理。3.1、方案論證比較方案一：采用80

8、C51單片機為控制核心，其系統(tǒng)框圖如圖3.1.1所示。對輸入信號進行放大或衰減后，用外接觸發(fā)電路產(chǎn)生觸發(fā)信號，通過A/D轉(zhuǎn)換將模擬信號轉(zhuǎn)換成數(shù)字信號，再通過單片機將數(shù)據(jù)鎖存至外部RAM，然后由單片機控制將數(shù)據(jù)送至D/A輸出。圖3.1.1方案一系統(tǒng)框圖這種方案結(jié)構(gòu)較為簡潔，但很明顯，A/D的最高采樣速度達1MHz，由普通單片機直接處理這樣速率的數(shù)據(jù)難以勝任，采用高檔單片機甚至采用DSP芯片，成本偏高不說，還將大大增加開發(fā)的難度。而且目前常用的外接RAM芯片時鐘周期一般為40MHz50MHz，難以達到高速數(shù)據(jù)存儲的要求。方案二：用FPGA可編程邏輯器件作為控制及數(shù)據(jù)處理的核心，利用FPGA的層次化

9、存儲器系統(tǒng)結(jié)構(gòu)，使用FPGA內(nèi)部集成的基本邏輯功能塊配置成雙端口同步RAM對采集信號進行存儲，完成設(shè)計指標。其系統(tǒng)框圖如圖3.1.2所示。圖3.1.2方案二系統(tǒng)框圖由于FPGA可在線編程，因此大大加快了開發(fā)速度。電路中的大部分邏輯控制功能都由單片F(xiàn)PGA完成，多個功能模塊如采樣頻率控制模塊、數(shù)據(jù)存儲模塊都集中在單個芯片上，大大簡化了外圍硬件電路設(shè)計，增加了系統(tǒng)的穩(wěn)定性和可靠性。FPGA的高速性能比其他控制芯片更適合于高速數(shù)據(jù)采集和處理，而且使用FPGA內(nèi)部存儲模塊完成輸入信號的量化存儲，在存儲速度上有著外接RAM無法比擬的優(yōu)勢。方案三：以Cortex-M3內(nèi)核的ARM為主控制器以FPGA相配合

10、的方案如下面圖3.1.3所示：圖3.1.3方案三系統(tǒng)框圖微處理器采用32位處理器，內(nèi)部采用ARM公司Cortex-M3內(nèi)核，工作主頻最高可達72MHz,再在其上面移植開源的實時操作系統(tǒng)C/OS-II系統(tǒng)，確保系統(tǒng)的實時性和穩(wěn)定性。由于高速A/D轉(zhuǎn)換器的速度太快，ARM處理數(shù)據(jù)的速度跟不上，所以在中間加入FIFO高速緩存器。利用ARM來控制TFT液晶屏刷新波形，可實現(xiàn)更高頻率的信號的波形刷新和顯示。方案比較：方案一雖然簡單，但是51單片機處理能力有限，無法實現(xiàn)數(shù)字示波器的基本指標；方案二采用FPGA雖然能深入開發(fā)數(shù)字示波器，然而，其成本偏高，即使加入SOPC軟核，其軟件壓力也很大。方案三是能夠?qū)?/p>

11、現(xiàn)嵌入式數(shù)字示波器基本指標的良好方案，器件成本不高，實時操作系統(tǒng)C/OS-II 簡化編程，提供系統(tǒng)實時性和穩(wěn)定性，F(xiàn)PGA為ARM提供各種支持。因此，本設(shè)計最終選擇方案三開展設(shè)計。3.2、系統(tǒng)詳細功能圖3.2.1、程控放大信號的處理主要是對被測輸入信號在幅度與偏移方面進行線性處理，使信號在垂直方向上處于A/D轉(zhuǎn)換器的輸入范圍內(nèi)。待測模擬信號輸入到數(shù)字示波器時首先要經(jīng)過相關(guān)的處理才能夠送給ADC，因為ADC對輸入電壓的幅度有一定的要求，一般為0-5V，或者0-2V等。對于輸入的模擬信號，要根據(jù)不同的垂直靈敏度做出調(diào)整，具體說就是把小電壓信號放大，將大電壓信號衰減使之符合ADC的輸入電壓范圍。因此

12、，需要對電壓大小不同的信號進行增益調(diào)整。通?？梢允褂迷鲆婵烧{(diào)的放大電路。需要注意的是放大電路的增益系數(shù)和頻帶的關(guān)系。同時，為防止ADC因輸入大的電壓信號而燒毀，可以加入限幅電路。處理過的模擬信號需要經(jīng)過ADC進行量化編碼。通常在進行A/D轉(zhuǎn)換之前要加上比較電器，作為模擬電路和數(shù)字電路之間的接口電路。3.2.2、高速A/DA/D轉(zhuǎn)換器ADS830是德州儀器公司的一個8位分辨率高速模數(shù)轉(zhuǎn)換器，其采樣頻率范圍是10kSa/s 60MSa/s。它的參考電壓源可選擇為內(nèi)部參考和外部參考，這里為了簡化設(shè)計，選用它的內(nèi)部參考電壓源。雖然ARM主頻最高高達72MHz，但是在程序里對A/D采集回來的數(shù)據(jù)的處理速

13、度實際上是比不上ADS830的60MHz采樣頻率的，所以為了緩沖高速數(shù)據(jù)，中間加入高速緩存器FIFO。FIFO(先進先出)存儲器，工作方式是不依靠地址線，隨著寫入或讀取信號來對數(shù)據(jù)指針進行遞加或遞減，來實現(xiàn)對數(shù)據(jù)的尋址。FIFO是例化FPGA內(nèi)部資源得到的，存儲深度可隨時更改，暫時定為4K，還有兩個存儲標志位，數(shù)據(jù)滿和數(shù)據(jù)空標志。這里用到了它的“數(shù)據(jù)滿標志”，當ARM讀取數(shù)據(jù)滿標志，如果為高，證明FIFO存儲器已經(jīng)讀取了4096個ADS830的數(shù)據(jù)，然后暫停對A/D轉(zhuǎn)換器數(shù)據(jù)的讀取。ARM處理當前存儲區(qū)的數(shù)據(jù)；等待出來完畢，再次讓FIFO讀取ADS830的數(shù)據(jù)，如此循環(huán)即可得到當前示波器輸入信

14、號的完整波形數(shù)據(jù)。3.2.3、FPGA主要用到了FPGA例化了一個FIFO，為高速A/D與ARM的接口提供一個高速數(shù)據(jù)緩存，可以靈活的控制系統(tǒng)功能，通過LED顯示FPGA內(nèi)部FIFO的讀寫控制信號，以及FIFO的狀態(tài)，通過FPGA內(nèi)部的鎖相環(huán)模塊，提供給A/D穩(wěn)定的采樣頻率，對信號的頻率進行測量，將信號頻率信息傳送到ARM，由ARM靈活的控制FIFO的讀寫時序。FPGA內(nèi)部還有一個供測試的串口模塊，可以與各種滿足串口通訊協(xié)議的設(shè)備通訊。3.2.4、ARM處理器ARM處理器模塊使整個系統(tǒng)的核心，它需要接收FPGA內(nèi)部FIFO傳輸過來的數(shù)據(jù)，還原波形，由按鍵選擇觸發(fā)方式，調(diào)節(jié)增益大小，控制FIFO時序，顯示人機交互的畫面，驅(qū)動彩屏，顯示各種波形的數(shù)據(jù)，通過USB接口與上位機通訊。4、參考文獻1周永宏.基于ARM和CPLD的便攜式數(shù)字存儲示波器硬件平臺設(shè)計. 2005.042夏宇聞. verilog數(shù)字系統(tǒng)設(shè)計教程. 北京航天航空大學出版社.2013.07 3吳厚航. 深入淺出玩轉(zhuǎn)FPGA