1、,第二章 8086系統(tǒng)結(jié)構(gòu),主要內(nèi)容,8086CPU時序,8086CPU內(nèi)部結(jié)構(gòu)原理,8086CPU外部引腳功能,8086存儲器組織,8086系統(tǒng)配置,2.1 8086 CPU內(nèi)部結(jié)構(gòu)原理,一、 CPU內(nèi)部結(jié)構(gòu)框圖,8086CPU與一般CPU區(qū)別,二、 8086CPU的寄存器結(jié)構(gòu),通用寄存器,段寄存器,指針和變址寄存器,指令指針和標(biāo)志寄存器,1、 通用寄存器 指令執(zhí)行部件（EU）設(shè)有4個通用寄器 AX BX CX DX,BX（Base Register） 基址寄存器除可作數(shù)據(jù)寄存器外，還可放內(nèi)存的邏輯偏移地址，而AX，CX，DX則不能。,AX（Accumulator Register） 累加器

2、一般用來存放參加運(yùn)算的數(shù)據(jù)和結(jié)果，在乘、除法運(yùn)算、I/O操作、BCD數(shù)運(yùn)算中有不可替代的作用。,DX（Data Register） DX除可作通用數(shù)據(jù)寄存器外，還在乘、 除法運(yùn)算、帶符號數(shù)的擴(kuò)展指令中有特殊 用途。,CX（Counter） 將它稱作計數(shù)寄存器，是因?yàn)樗瓤勺鲾?shù)據(jù)寄存器，又可在串指令和移位指令中作計數(shù)用。,2、指針和變址寄存器,SI（Source Index） 源變址寄存器多用于存放內(nèi)存的邏輯偏移地址，隱含的邏輯段地址在DS寄存器中，也可放數(shù)據(jù)。,DI（Destination Index） 目標(biāo)變址寄存器多用于存放內(nèi)存的邏輯偏移地址，隱含的邏輯段地址在DS寄存器中也可放數(shù)據(jù)。,B

3、P（Base Pointer） 基址指針用于存放內(nèi)存的邏輯偏移地址，隱含的邏輯段地址在SS寄存器中。,SP（Stack Pointer ） 堆棧指針用于存放棧頂?shù)倪壿嬈频刂罚?隱含的邏輯段地址在SS寄存器中。,3、寄存器的特殊用途和隱含性質(zhì) 在指令中沒有明顯的標(biāo)出，而這些寄存器參加操作，稱之為“隱含尋址”。 具體的：在某類指令中，某些通用寄存器有指定的特殊用法，編程時需遵循這些規(guī)定，將某些特殊數(shù)據(jù)放在特定的寄存器中，這樣才能正確地執(zhí)行這些指令。采用“隱含”的方式，能有效地縮短指令代碼的長度。,2、段寄存器 總線接口部件BIU設(shè)有4個16位段寄存器 CS（Code Segment），代碼段寄存

4、器中存放程序代碼段起始地址的高16位。 DS（Data Segment），數(shù)據(jù)段寄存器中存放數(shù)據(jù)段起始地址的高16位。 SS（Stack Segment），堆棧段寄存器中存放堆棧段起始地址的高16位。 ES（Extended Segment），擴(kuò)展段寄存器中存放擴(kuò)展數(shù)據(jù)段起始地址的高16位。,3、標(biāo)志寄存器FR,控制標(biāo)志 控制CPU的操作，它們是 IF、DF和TF。,標(biāo)志寄存器FR中共有9個標(biāo)志位，可分成兩類：,狀態(tài)標(biāo)志：表示運(yùn)算結(jié)果的特征，它們是 CF、PF、AF、ZF、SF和OF,標(biāo)志寄存器FR,FR中的狀態(tài)標(biāo)志,PF(Parity Flag)：奇偶校驗(yàn)標(biāo)志位 PF1，表示本次運(yùn)算結(jié)果中有

5、偶數(shù)個“l(fā)”，PF0，表示本次運(yùn)算結(jié)果中有奇數(shù)個“1”。,CF(Carry Flag)：進(jìn)位標(biāo)志位 CFl，表示本次運(yùn)算中最高位(D15或D7)有進(jìn)位(加法運(yùn)算時)或有借位(減法運(yùn)算時)。CF標(biāo)志可通過STC指令置位，通過CLC指令復(fù)位(清除進(jìn)位標(biāo)志)，還可通過CMC指令將當(dāng)前CF標(biāo)志取反。,ZF(Zero Flag)：零標(biāo)志位 ZF1，表示本次運(yùn)算結(jié)果為零，否則即運(yùn)算結(jié)果非零時，ZF0。,AF(Auxiliary Carry Flag)：輔助進(jìn)位標(biāo)志位 AFl，表示運(yùn)算結(jié)果的8位數(shù)據(jù)中，低4位向高4位有進(jìn)位(加法運(yùn)算時)或有借位(減法運(yùn)算時)，這個標(biāo)志位只在十進(jìn)制運(yùn)算中有用。,OF(Over

6、flow F1ag)：溢出標(biāo)志,SF(Sign Flag)：符號標(biāo)志 SF1，表示本次運(yùn)算結(jié)果的最高位(第7位或第15位)為“l(fā)”，否則SF0。,FR寄存器的控制標(biāo)志,TF(Trap Flag)：單步標(biāo)志位,IF(Interrupt Flag)：中斷標(biāo)志位 IF1，表示允許CPU響應(yīng)可屏蔽中斷。IF標(biāo)志可通過STI指令置位，也可通過CLI指令復(fù)位。,DF(Direction Flag)：方向標(biāo)志位 在串操作指令中，若DF0，表示串操作指令地址指針自動增量；DF1，表示地址指針自動減量。DF標(biāo)志位可通過STD指令置位，也可通過CLD指令復(fù)位。,4、指令指針寄存器 IP,IP ：BIU下一條要取指

7、令的地址。,2.2 8086CPU外部引腳功能 8086是16位CPU。它采用高性能的N溝道，耗盡型負(fù)載的硅柵工藝(HMOS)制造。由于受當(dāng)時制造工藝的限制，部分管腳采用了分時復(fù)用的方式，構(gòu)成了40條管腳的雙列直插式封裝 。,8086的兩種工作方式,（1） AD15AD0 (Address Data Bus)： 地址/數(shù)據(jù)復(fù)用信號，雙向，三態(tài)。在T1狀態(tài)（地址周期）AD15AD0上為地址信號的低16位A15A0；在T2 T3狀態(tài)（數(shù)據(jù)周期）AD15AD0 上是數(shù)據(jù)信號D15D0。,最小模式下的引腳說明,（2） A19/S6A16/S3 (Address/Status)： 地址/狀態(tài)復(fù)用信號，輸

8、出。在總線周期的T1狀態(tài)A19/S6A16/S3上是地址的高4位。在T2T4狀態(tài)，A19/S6A16/S3上輸出狀態(tài)信息。 S6=0: 8086使用總線；S5=IF,（3）BHE# /S7 (Bus High Enable/Status)： 數(shù)據(jù)總線高8位使能和狀態(tài)復(fù)用信號，輸出。在總線周期T1狀態(tài)，BHE#有效，表示數(shù)據(jù)線上高8位數(shù)據(jù)有效。在T2T4狀態(tài)BHE # /S7 輸出狀態(tài)信息S7。S7在8086中未定義。,（4） RD# (Read) 讀信號， 三態(tài)輸出，低電平有效，表示當(dāng)前CPU正在讀存儲器或IO端口。 （5） WR# (Write) 寫信號，三態(tài)輸出，低電平有效，表示當(dāng)前CPU

9、正在寫存儲器或IO端口。 （6）MIO# (MemoryIO ) 存儲器或IO端口訪問信號。三態(tài)輸出，MIO#為高電平時，表示當(dāng)前CPU正在訪問存儲器，MIO# 為低電平時，表示當(dāng)前CPU正在訪問IO端口。,（7）READY 準(zhǔn)備就緒信號。由外部輸入，高電平有效，表示CPU訪問的存儲器或IO端口己準(zhǔn)備好傳送數(shù)據(jù)。當(dāng)READY無效時，要求CPU插入一個或多個等待周期Tw，直到READY信號有效為止。,（8）INTR( Interrupt Request) 中斷請求信號，由外部輸入，電平觸發(fā)，高電平有效。INTR有效時，表示外部設(shè)備向CPU發(fā)出中斷請求，CPU在每條指令的最后一個時鐘周期對INTR

10、進(jìn)行測試，一旦測試到有中斷請求，并且當(dāng)中斷允許標(biāo)志IF1時，則暫停執(zhí)行下條指令轉(zhuǎn)入中斷響應(yīng)周期。,（9）INTA# (Interrupt Acknowledge) 中斷響應(yīng)信號。向外部輸出，低電平有效，表示CPU響應(yīng)了外部發(fā)來的INTR信號。 （10） NMI( NonMaskable Interrupt Request) 不可屏蔽中斷請求信號。由外部輸入，邊沿觸發(fā)，正跳沿有效。CPU一旦測試到NMI請求信號，待當(dāng)前指令執(zhí)行完就自動從中斷入口地址表中找到類型2中斷服務(wù)程序的入口地址，并轉(zhuǎn)去執(zhí)行。,（11）TEST# 測試信號。由外部輸入，低電平有效。當(dāng)CPU執(zhí)行WAIT指令時(WAIT指令是用

11、來使處理器與外部硬件同步)，每隔5個時鐘周期對TEST進(jìn)行一次測試，若測試到該信號無效，則CPU繼續(xù)執(zhí)行WAIT指令，即處于空閑等待狀態(tài)；當(dāng)CPU測到TEST輸入為低電平時，則轉(zhuǎn)而執(zhí)行WAIT的下一條指令。,（12）RESET 復(fù)位信號。由外部輸入，高電平有效。RESET信號至少要保持4個時鐘周期，CPU接收到該信號后，停止進(jìn)行操作，并對標(biāo)志寄存器(FR)、IP、DS、SS、ES及指令隊(duì)列清零，而將CS設(shè)置為FFFFH。當(dāng)復(fù)位信號變?yōu)榈碗娖綍r，CPU從FFFF0H開始執(zhí)行程序，由此可見，采用8086CPU計算機(jī)系統(tǒng)的啟動程序就保持在開始的存儲器中。,（13）ALE(Address Latch

12、Enable) 地址鎖存使能信號，輸出，高電平有效。用來作為地址鎖存器的鎖存控制信號。 （14）DEN# (Data Enable) 數(shù)據(jù)使能信號，輸出，三態(tài)，低電平有效。用于數(shù)據(jù)總線驅(qū)動器的控制信號。,（15）DT/R#(Data Transmit/Receive)： 數(shù)據(jù)驅(qū)動器數(shù)據(jù)流向控制信號，輸出，三態(tài)。在8086系統(tǒng)中，通常采用8286或8287作為數(shù)據(jù)總線的驅(qū)動器，用DT/R#信號來控制數(shù)據(jù)驅(qū)動器的數(shù)據(jù)傳送方向。當(dāng)DT/R#1時，進(jìn)行數(shù)據(jù)發(fā)送；DT/R#0時，進(jìn)行數(shù)據(jù)接收。,（16）HOLD(Hold Request) 總線請求信號。由外部輸入，高電平有效向CPU請求使用總線。 （1

13、7）HLDA(Hold Acknowledge) 共享總線的處理器總線請求響應(yīng)信號。向外部輸出，高電平有效。,（18）MN/MX(Minimum/Maximum Mode Control)： 最大最小模式控制信號，輸入。MN/MX1（5V），CPU工作在最小模式。MN/MX0（接地）， CPU則工作在最大模式。 （19）GND 地。 （20) VCC 電源，接5V。,最大模式下的引腳說明 當(dāng)8086CPU工作在最大模式系統(tǒng)時，有8個管腳重新定義 。 （1）S2#、S1#、S0#（Bus Cycle Status，最小模式為M/IO#、D/TR#、DEN#）： 總線周期狀態(tài)信號，輸出。這三個信號

14、的組合表示當(dāng)前總線周期的類型。在最大模式下，由這三個信號輸入給總線控制器8288，用來產(chǎn)生存儲器、I/O的讀寫等相關(guān)控制信號。如下表：,（2）LOCK# 總線封鎖信號。 三態(tài)輸出，低電平有效。LOCK有效時表示CPU不允許其它總線主控者占用總線。這個信號由軟件設(shè)置。當(dāng)在指令前加上LOCK前綴時，則在執(zhí)行這條指令期間LOCK保持有效，即在此指令執(zhí)行期間，CPU封鎖其它主控者使用總線。 （3）QS1、QS0(Instruction Queue Status，最小模式為ALE、INTA#)： 指令隊(duì)列狀態(tài)信號，輸出。QS1,QS0組合起來表示前一個時鐘周期中指令隊(duì)列的狀態(tài)，以便從外部對芯片的測試。,

15、（4）RQ#/GT0# ，RQ#/GT1# (RequestGrant) 總線請求信號請求同意信號。雙向，低電平有效，當(dāng)該信號為輸入時表示其它主控者向CPU請求使用總線；當(dāng)為輸出時表示CPU對總線請求的響應(yīng)信號。兩條線可同時與兩個主控者相連，同時,RQ#/GT0#優(yōu)先級高于RQ#/GT1#。,2.38086存儲器組織,幾個概念,存儲單元的地址,存儲單元的內(nèi)容,字、字節(jié)、位的概念,一、存儲器地址的分段,00000H,00001H,00002H,FFFFFH,1 為何要分段？如何分段？,2 二十位物理地址如何形成？,物理地址=段基地址16+偏移地址,段基地址和偏移地址組成了邏輯地址 格式為：段基地

16、址:偏移地址,0 0 0 0,段基地址（16位）,段首地址, , ,60002H,00H,12H,60000H,段的首地址一定能被16整除,3 邏輯地址來源,二、8086存儲器的分體結(jié)構(gòu),奇地址存儲體,偶地址存儲體,D7D0,D7D0,SEL,A18A0,A18A0,SEL,數(shù)據(jù)總線DB7_0,數(shù)據(jù)總線DB15_8,A19A1,A0,三、堆棧的概念,1 什么是堆棧？,由SS的指定的一快存儲區(qū)域。CPU訪問該區(qū)域時的 物理地址SS16+SP；訪問過程遵守“先進(jìn)后出”原則。,2 堆棧的讀寫過程,PUSH BX,1000H:0010H,0010H,000EH,BL,BH,PUSH AX,000CH,AL,AH,POP CX,POP DX,SP,SP,SP,000FH,000DH,1000H:0000H,2.48086 系統(tǒng)配置,一、最小模式系統(tǒng),二、最大模式系統(tǒng),2.58086 CPU時序,一、8086的復(fù)位時序,復(fù)位時各內(nèi)部寄存器的值,1. 典型的8086總線周期,二、8086的總線操作時序,2. 最小模式下8086讀周期的時序,3. 最小模式下8086寫周期的時序,4. 最大方式下的讀操作時序,5. 最大方式下的寫操作時序,本章小結(jié),在本章中重點(diǎn)掌握的內(nèi)容有：8086CPU內(nèi)部結(jié)構(gòu)原理、8086系統(tǒng)存儲器組織方式、8086最小模式系