1、5.1 時序邏輯電路的基本概念,5.2 時序邏輯電路的分析方法,5.5 時序邏輯電路的設計方法,5.3 計數器,5.4 寄存器,5.時序邏輯電路,2、熟練掌握時序邏輯電路的分析方法,1、熟練掌握時序邏輯電路的描述方式及相互轉換。,3、熟練掌握常用時序邏輯器件的功能及應用,本章基本要求,邏輯電路可分為 兩大類：,1、組合電路：,2、時序電路：,由若干邏輯門組成，電路不具記憶能力。,電路的輸出僅僅與當時的輸入有關。,存儲電路，因而具有記憶能力。,電路的輸出不僅與當時的輸入有關，而且還與電路原來的狀態(tài)有關。,時序邏輯電路是數字邏輯電路的重要組成部分。,概 述,5.1.1 時序邏輯電路的結構,輸 入

2、信 號,輸 出 信 號,存 儲 電 路 的 輸 入,輸 出 狀 態(tài),邏輯電路中存在反饋，時序電路的輸出由 電路的輸入和電路原來的狀態(tài)共同決定。,5.1 時序邏輯電路的基本概念,X(X1，Xi),Q(Q1，Qr),Y(Y1，Yr),Z(Z1，Zj),ZF1(X，Qn) 輸出方程,YF2(X，Qn) 驅動方程,Qn+1F3(Y，Qn) 狀態(tài)方程,各信號之間的邏輯關系方程組：,邏輯關系方程：,從控制時序狀態(tài)的脈沖源來分：,時序電路,同步：,異步：,存儲電路里所有觸發(fā)器有一個統(tǒng)一的時鐘源,沒有統(tǒng)一的時鐘脈沖,5.1.2 時序邏輯電路的分類,ZF1(X，Qn) 輸出方程,YF2(X，Qn) 驅動方程,Q

3、n+1F3(Y，Qn) 狀態(tài)方程,1.邏輯方程式,時序電路功能的四種描述方法：邏輯方程式、狀態(tài)轉換表、狀態(tài)圖和時序圖 。,時序電路的四種描述方法,2.狀態(tài)轉換表,現 態(tài),次 態(tài)輸 出,3.狀態(tài)圖,4.時序圖,0,0,0,1,0,0,0,1,0,1,1,1,0 0 0 0,1 1 1 1,0,0,0,1,1,1,0,1,0,1,0,0,能直觀地描述電路輸入信號、輸出信號及電路狀態(tài)在時間上的對應關系 。,四種描述方式是可以相互轉換的。,5.2.1 分析時序邏輯電路的一般步驟:,1.寫出觸發(fā)器時鐘信號CP的表達式,6.綜合分析，用文字描述電路的邏輯功能;,2. 寫出各觸發(fā)器的驅動方程,3. 將每個觸

4、發(fā)器的驅動方程代入其特性方程中，得 出其狀態(tài)方程;,4.寫出時序電路的輸出方程;,5.列出狀態(tài)轉換表或畫出狀態(tài)圖和波形圖。,5.2 時序邏輯電路的分析方法,5.2.2 同步時序邏輯電路的分析舉例,例5-1 試分析下圖所示時序電路的邏輯功能。,Z與輸入X無關，電路是莫爾型同步時序電路。,解：,1.了解電路組成。,輸入信號,輸 出 信 號,J2=K2=X Q1,J1=K1=1,3.求出電路狀態(tài)方程。,Z=Q2Q1,2.寫出各觸發(fā)器的驅動方程和輸出方程。,4.列出其狀態(tài)轉換表，畫出狀態(tài)轉換圖和波形圖。,Z=Q2Q1,狀態(tài)轉換表,電路狀態(tài)圖,畫出波形圖,波形可以根據狀態(tài)轉換表、狀態(tài)轉換圖或方程畫出。,

5、5. 確定邏輯功能,X=0時，電路進行加1計數 。,可逆計數器,X=1時，電路進行減1計數 。,Z可理解為進位或借位端。,分析下圖所示同步時序邏輯電路，試畫出在CP時鐘脈沖信號作用下，電路L1L4的波形圖，并確定電路邏輯功能。（設各觸發(fā)器初態(tài)均為0）,解：,1.了解電路組成。,輸 入 信 號,輸 出 信 號,2. 寫出各觸發(fā)器的驅動方程。,輸出與輸入無關,*例2,莫爾型同步時序電路。,5.2.2 同步時序邏輯電路的分析舉例（續(xù)）,3. 求出電路狀態(tài)方程,4. 求輸出方程,5. 列出其狀態(tài)轉換表，畫出狀態(tài)轉換圖和波形圖,狀態(tài)轉換表,畫出狀態(tài)圖,波形圖（略）,6.電路自啟動能力的確定,本電路具有自

6、啟動能力。,1. 異步時序邏輯電路的分析方法：,要特別注意各觸發(fā)器的時鐘脈沖輸入端的時鐘信號狀態(tài)。,時鐘方程 觸發(fā)器的驅動方程； 電路輸出方程。,(1) 列出電路方程,(2) 求電路狀態(tài)方程,(3) 列出狀態(tài)轉換表或畫出狀態(tài)圖和波形圖.,將驅動方程代入相應觸發(fā)器的特性方程，求出電 路狀態(tài)方程。, 觸發(fā)器時鐘信號邏輯表達式；,分析步驟:,5.2.3 異步時序邏輯電路的分析舉例,例6.2.3 分析圖6.2.7所示邏輯電路。,2. 異步電路分析舉例:,解 (1) 寫出電路方程式, 時鐘方程,輸出方程,驅動方程,CP0=CP, 上升沿觸發(fā),CP1=Q0 ，僅當Q0由0 1時， Q1才可能改變狀態(tài)。,(

7、2) 求電路狀態(tài)方程,(CP由01時此式有效),(Q0由01時此式有效),如有時鐘脈沖觸發(fā)信號時，觸發(fā)器狀態(tài)變化； 如無時鐘脈沖觸發(fā)信號時，觸發(fā)器狀態(tài)不變。,(3) 列狀態(tài)表、畫狀態(tài)圖和時序圖,1 0 / 1,0,1,1,0 1 / 0,0,1,0 0 / 0,0,1,0,1 1 / 0,0,0,CP1,CP0,(4) 邏輯功能分析,由狀態(tài)圖和時序圖可知，此電路是一個異步四進制減法計數器，Z是借位信號。也可把該電路看作一個序列信號發(fā)生器。輸出序列脈沖信號Z的重復周期為4TCP，脈寬為1TCP。,*例 2 分析如圖所示異步時序邏輯電路，畫出電路狀態(tài)圖和波形圖。,解 (1) 寫出電路方程式, 時鐘

8、方程, 驅動方程,D2= Q0 Q1,D2= Q0 Q1,(2) 求電路狀態(tài)方程,D2= Q0 Q1,(3)列電路狀態(tài)轉換真值表,D2= Q0 Q1,(3)列電路狀態(tài)轉換真值表, end ,(4) 畫出狀態(tài)圖和波形圖,2.計數器的分類,按脈沖輸入方式，分為同步和異步計數器,按進位體制，分為二進制、十進制和任意進制計數器,按邏輯功能，分為加法、減法和可逆計數器,1.計數器的邏輯功能,計數器的基本功能是對輸入時鐘脈沖進行計數。它也可用于分頻、定時、產生節(jié)拍脈沖和脈沖序列及進行數字運算等等。,5.3 計數器,1.異步二進制計數器-4位異步二進制加法計數器, 工作原理,5.3.1 二進制計數器,結論:

9、,計數器的功能：不僅可以計數也可作為分頻器。,如考慮每個觸發(fā)器都有1tpd的延時，電路會出現什么問題？,異步計數脈沖的最小周期 Tmin=n tpd。（n為位數）,Q0在每個CP都翻轉一次,Q1僅在Q0=1后的下一個CP到來時翻轉,FF0可采用T=1的T觸發(fā) 器,FF1可采用T= Q0的T觸發(fā)器,Q3僅在Q0=Q1=Q2=1后的下一個CP到來時翻轉,FF2可采用T= Q0Q1的T觸發(fā)器,Q2僅在Q0=Q1=1后的下一個CP到來時翻轉,FF3可采用T= Q0Q1Q2的T觸發(fā)器,4位二進制計數器狀態(tài)表,0,0,0,0,0,16,1,1,1,1,1,15,0,0,1,1,1,14,0,1,0,1,1

10、,13,0,0,0,1,1,12,0,1,1,0,1,11,0,0,1,0,1,10,0,1,0,0,1,9,0,0,0,0,1,8,0,1,1,1,0,7,0,0,1,1,0,6,0,1,0,1,0,5,0,0,0,1,0,4,0,1,1,0,0,3,0,0,1,0,0,2,0,1,0,0,0,1,0,0,0,0,0,0,Q0,Q1,Q2,Q3,進位輸出,電路狀態(tài),計數順序,2.二進制同步加計數器,4位二進制同步加計數器邏輯圖,圖5-12 4位同步二進制加法計數器的邏輯圖,幾種常用的集成電路計數器。,3.集成二進制計數器,74161的功能,RCO=ETEPQAQBQCQD,74161邏輯功能

11、表,異步清零,同步并行預置數據,保持原有狀態(tài)不變,計數,QDQCQBQA0,QDQCQBQADCBA,QDQCQBQA QDQCQBQA,CP每來一個上升沿，計數器的值增1。,集成計數器74161（ 4位二進制同步加計數器）,74161的時序圖,5.3.2 非二進制計數器,一、8421BCD碼同步加法計數器74160,RCO =,設法跳過169=7個狀態(tài),1,1,CP,1,例 用74161構成九進制加計數器。,(1) 利用異步清零引腳,(1) 反饋清零法,二、任意進制計數器,設法跳過169=7個狀態(tài),(2) 利用同步置數引腳: 采用前九種狀態(tài),(2) 反饋置數法:,用74161構成九進制加計數

12、器。,(2) 反饋置數法:采用后九種狀態(tài),波形圖：,N M的情況 ：,已有的集成計數器是M 進制，需組成的是N 進制計數器,具體實現的方法：,反饋清零法,反饋置數法,用集成計數器構成任意進制計數器小結,5.3.3 組成分頻器,例5.3.1 某石英晶體振蕩器輸出脈沖信號的頻率為32768Hz，用74161組成分頻器，將其分頻為頻率為1Hz的脈沖信號。,例5.3.1的邏輯電路圖,5.3.4 組成序列信號發(fā)生器,例5.3.2 試用計數器74161和數據選擇器設計一個01100011序列發(fā)生器。 解：由于序列長度P = 8 ，故將74161構成模8計數器，并選用數據選擇器74151產生所需序列。,計數

13、器和數據選擇器組成序列信號發(fā)生器,5.4 寄存器,1. 寄存器,寄存器:是數字系統(tǒng)中用來存儲代碼或數據的 邏輯部件。,一個觸發(fā)器能存儲1位二進制代碼，存儲 n 位二進制代碼的寄存器需要用 n 個觸發(fā)器組成。,5.4.1 數碼寄存器,74LS175的功能表,移位寄存器是既能寄存數碼，又能在時鐘脈沖的作用下使數碼向高位或向低位移動的邏輯功能部件。,按移動方式分,單向移位寄存器,雙向移位寄存器,左移位寄存器,移位寄存器的邏輯功能分類,右移位寄存器,5.4.2 移位寄存器,基本移位寄存器,（a）電路,串行數據輸入端,串行數據輸出端,并行數據輸出端,D3=Qn2,D1=Q0n,D0=DSI,Q0n+1=DSI,Q1n+1 =D1 = Q0n,Q2n+1 =D2 =Qn1,Q3n+1 =D3 = Qn2,1、寫出激勵方程：,2、寫出狀態(tài)方程：,(b)工作原理,D2=Qn1,D0 D2 D1 D3,1 0 1 1,0 1 1 0,1